一種具有橫向複合緩衝層結構的ldmos器件的製作方法

2023-12-01 02:27:46 2

專利名稱：一種具有橫向複合緩衝層結構的ldmos器件的製作方法
技術領域：
本發明屬於功率半導體器件技術領域，涉及橫向雙擴散金屬氧化物半導體場效應電晶體(LDMOS)。
背景技術：
常規LDMOS器件結構如圖1所示，該器件是對同一窗口先後進行硼和磷兩次擴散摻雜，通過控制兩次雜質擴散的橫向結深之差可精確地確定溝道長度。為了提高MOS管的擊穿電壓，在有源區到漏極之間做一個低摻雜的過渡層，此層在高漏電壓下全耗盡，如同 VDMOS的外延層，此層稱為漂移區2。RESURF技術則是LDMOS功率管設計中用於提高器件擊穿電壓的關鍵技術之一。1979年J.A. Apells等人提出，可在薄外延層上獲得高的擊穿電壓。它是利用輕摻雜的外延層製作器件，在器件達到擊穿電壓前漂移區全部耗盡，表面電場分布更加平坦，從而改善表面擊穿的特性，使擊穿點由表面轉移到體內，從而達到提高擊穿電壓的目的，因此常規LDMOS器件後來又被稱作Single RESURF LDMOS0隨著Single RESURF LDMOS的發展，為了進一步降低LDMOS器件的比導通電阻， Double RESURF LDMOS結構成為目前人們研究的重點。Double RESURF技術是目前橫向高壓器件設計中普遍採用的技術，在保證器件高的擊穿電壓的前提下可獲得比較小的比導通電阻。如圖2所示Double RESURF LDMOS通過在RESURF LDMOS的漂移區表面引入一個P 型摻雜區14，使得LDMOS的表面電場分布更加理想，同時在漂移區內部引入一個由漂移區2 和P型摻雜區14構成的PN結，由此提高了漂移區內部的電場，從而漂移區的電場分布更加均勻，進一步提高器件耐壓。由於電子的遷移率比空穴高，為了獲得較大的電流和較高的工作速度，一般的LDMOS都是採用N型溝道，這些結構都普遍採用了場板技術，進一步改善器件耐壓特性。由於功率MOS器件的導通電阻與其耐壓呈現2. 5次方的關係，使得高壓LDMOS 的比導通電阻較大，新的結構或工作機理有待提出。1988年，飛利浦公司的D.J. Coe 申請美國專利(David J. Coe, High voltage semiconductor device[P]. US Patent 4，754，310. 1988.)，第一次給出了在橫向高壓MOSFET (LDMOS)中用交替的PN結結構代替傳統功率器件中低摻雜漂移層作為電壓支持層(耐壓層)的方法。1993年，電子科技大學的陳星弼教授申請的美國專利(Xingbi Chen, Semiconductor power devices with alternating conductivity type high-voltage breakdown regions[P]. US Patent 5，216，275. 1993.)，提出了在縱向功率器件(尤其是縱向M0SFET)中用多個PN結結構作為漂移層的思想，並把這種結構稱之為「複合緩衝層」(Composite Buffer Layer)。1995 年，西門子公司的 J. Tihanyi 申請的美國專利(Tihanyi J.Power MOSFET [P]. USPatent 5，438，215. 1995.)，提出了類似的思路和應用。1997年Tatsuhiko等人在對上述概念的總結下，提出了「超結理論」。結合該理論，1998年化打！！的！!公司首次推出了 Super Junction VDM0S,也稱為「CoolMOS 」。其最初的P柱區3是採用多次外延和多次離子注入的方式實現的。雖然「CoolMOS 」顯著地降低了導通電阻，但是其苛刻的工藝控制條件使得SJM0SFET製造成本高昂。2001 年 Power Integrations 公司的 Rumennik 等申請美國專利(Vladimir Rumennik et al. , Method of making a high-voltage transistor with multiple lateral conduction layers[P], US Patent 6，168，983B1. 2001.)，提出了在橫向功率器件(尤其是橫向M0SFET)中使用多個與漂移區導電類型相反的摻雜埋層14形成多個橫向JFET導電溝道(如圖3所示)，該結構使得橫向功率器件的漂移區體內電場整體較高，在相同晶片面積下擊穿電壓具有顯著提高，因而相同擊穿電壓下，使得比導通電阻較常規Double ResurfLDMOS更有優勢。該器件實際上是採用了縱向複合緩衝層結構 (Multi-RESURF)以提高器件耐壓性能和降低比導通電阻，其中縱向Multi-RESURF結構吸收了 Super Junction電荷平衡理論思想，但無需嚴格的電荷平衡，使得其製造成本較Super Junction MSOFET低，比導通電阻較Double RESURF LDMOS有大幅改善；但是，該器件製備時需要多次高能離子注入和高溫推結以形成Multi-RESURF結構，使得Multi-RESURF結構的結深不易控制，同時可能會造成多層摻雜埋層14之間的導電層(漂移區)2的濃度下降， 從而導致器件性能下降。

發明內容
本發明的目的在於提供一種具有橫向複合緩衝層結構的LDMOS器件，該LDMOS器件採用橫向複合緩衝層結構以提高器件耐壓性能和降低比導通電阻，其中橫向複合緩衝層結構由漂移區中橫向間隔排列的N型摻雜柱區和P型摻雜柱區構成；製備時，採用兩張光刻板，經不同能量的離子多次注入並推結分別形成橫向間隔排列的N型摻雜柱區和P型摻雜柱區。由於複合緩衝層為橫向結構，可以得到工藝一致性更好的N型摻雜柱區和P型摻雜柱區，不會造成縱向複合緩衝層結構中多層摻雜埋層之間的導電層(漂移區)的濃度下降的問題，從而得到性能更加優異的LDMOS器件。本發明技術方案如下一種具有橫向複合緩衝層結構的LDMOS器件，如圖4、5所示，所述具有橫向複合緩衝層結構的LDMOS器件的漂移區2 (亦稱深N阱)內部的導電通道部分為橫向複合緩衝層結構；所述橫向複合緩衝層結構由橫向間隔排列的N型摻雜柱區4和P型摻雜柱區3構成， 且N型摻雜柱區4和P型摻雜柱區3平行於整個器件的源、漏極之間的電流方向。所述具有橫向複合緩衝層結構的LDMOS器件既可以是N溝道LDMOS器件，也可以是P溝道LDMOS器件。上述技術方案中所述橫向複合緩衝層結構中P型摻雜柱區3和N型摻雜柱區4的結深、寬度和沿溝道方向的長度及漂移區2的結深可以根據器件所要求的導通特性以及擊穿特性進行調節。所述橫向複合緩衝層結構的漂移區2，P型摻雜柱區3和N型摻雜柱區4通過多次高能離子注入和推結工藝即可實現。本發明的工作原理本發明提供的具有橫向複合緩衝層結構的LDMOS器件，能有效地改善LDMOS的擊穿電壓與比導通電阻的折中關係，使得器件的擊穿電壓滿足應用要求的前提下，比導通電阻顯著減小。下面結合圖4和圖5說明本發明的工作原理。
當具有橫向複合緩衝層結構的LDMOS器件的多晶矽柵10相對於金屬化源極13加零電壓時，器件處於阻斷狀態，此時金屬化漏極12相對於金屬化源極13加較高電壓時，耐壓承受層結構(即複合緩衝層結構)靠近金屬化漏極12 —側的P型摻雜柱區3和N型摻雜柱區4形成的PN結的空間電荷區隨著金屬化漏極12所加電壓的增大而進行擴展，在P 型摻雜柱區3或N型摻雜柱區4的空間電荷區交疊後繼續增大電壓，空間電荷區交疊現象會向金屬化源極13 —側擴展，直至P型摻雜柱區3或N型摻雜柱區4完全耗盡。同時，深 N阱2與P—襯底1所構成PN結的空間電荷區也隨著金屬化漏極12所加電壓的增大而進行擴展，當P型摻雜柱區3或N型摻雜柱區4完全耗盡時，深N阱2與P—襯底1所構成PN結深N阱2 —側的空間電荷區恰好與P型摻雜柱區3和深N阱2所構成的PN結深N阱2 — 側的空間電荷區交疊。此時，深N阱2幾乎完全耗盡，電場整體較高且縱向分布均勻，因而在相同的晶片面積情況下耐壓較傳統的Double ResurfLDMOS器件提高很多。當具有橫向複合緩衝層結構的LDMOS的多晶矽柵10相對於金屬化源極13加較高正電壓時，器件處於開啟狀態，其中N型摻雜柱區4為電子提供導通通道，若金屬化漏極12 相對於金屬化源極13加一定電壓，電子就從金屬化源極13經柵氧化層9正下方的反型層導電溝道和N型摻雜柱區4流向金屬化漏極12，由於N型摻雜柱區4是與場氧化層8相鄰的平行於源、漏極之間的電流方向的較重N型摻雜柱區，且在縱向上沒有雜質補償作用，其電子遷移率較高，因而比導通電阻較其它LDMOS器件小。綜上所述，本發明提供的具有橫向複合緩衝層結構的LDMOS器件，由於採用橫向複合緩衝層結構，使得器件耐壓性能得到提高、比導通電阻得到降低；在器件製備時，採用兩張光刻板，經不同能量的離子多次注入並推結分別形成橫向間隔排列的N型摻雜柱區和 P型摻雜柱區。由於複合緩衝層為橫向結構，可以得到工藝一致性更好的N型摻雜柱區和P 型摻雜柱區，不會造成縱向複合緩衝層結構中多層摻雜埋層之間的導電層(漂移區)的濃度下降的問題，從而得到性能更加優異的LDMOS器件。


圖1是傳統的LDMOS器件結構示意圖。其中，1是P_襯底、2是漂移區(深N阱)、5是P阱、6是N型重摻雜區、7是P型重摻雜區、8是場氧化層、9是柵氧化層、10是多晶矽柵、10'是漏端多晶矽場板、11是金屬前介質、12是金屬化漏極、13金屬化源極。圖2是傳統的Double ResurfLDMOS器件結構示意圖。其中，14是P型摻雜區。圖3是美國PI公司提出的漂移區內具有多個摻雜埋層的LDMOS器件結構示意圖。圖4是本發明提供的具有橫向複合緩衝層結構的LDMOS器件剖面結構示意圖。其中，1是P—襯底、2是深N阱、3是P型摻雜柱區、4是N型摻雜柱區、5是P阱、6 是N型重摻雜區、7是P型重摻雜區、8是場氧化層、9是柵氧化層、10是多晶矽柵、11是金屬前介質、12是金屬化源極、13金屬化漏極。圖5是本發明提供的具有橫向複合緩衝層結構的LDMOS器件三維結構示意圖。
具體實施方式
如圖4、5所示，一種具有橫向複合緩衝層結構的N溝道LDMOS器件，包括P—襯底1、 N型漂移區(深N阱)2、P阱5、N型重摻雜區6、P型重摻雜區7、場氧化層8、柵氧化層9、多晶矽柵10及漏端多晶矽場板10'、金屬前介質11、金屬化漏極12和金屬化源極13。其中 N型漂移區2為P—襯底1中的深N阱，N型漂移區2頂部的一側具有與金屬化漏極12相連的N型重摻雜區6 ;Ρ阱5位於P—襯底1中，其內部具有並排與金屬化源極13相連的N型重摻雜區6和P型重摻雜區7 ；N型漂移區2與P阱5之間的P—襯底表面以及P講5的表面是柵氧化層9，柵氧化層9的表面是多晶矽柵10 ；金屬化漏極12下方的N型漂移區2表面具有漏端多晶矽場板10'，金屬化漏極12和金屬化源極13之間區域的下方的N型漂移區2表面具有場氧化層8。在場氧化層8下方的N型漂移區2內部具有橫向複合緩衝層結構，所述橫向複合緩衝層結構由橫向間隔排列的N型摻雜柱區4和P型摻雜柱區3構成，且 N型摻雜柱區4和P型摻雜柱區3平行於整個器件的源、漏極之間的電流方向。上述實施方式中所述橫向複合緩衝層結構中P型摻雜柱區3和N型摻雜柱區4的結深、寬度和沿溝道方向的長度及深N阱2的結深可以根據器件所要求的導通特性以及擊穿特性進行調節。所述橫向複合緩衝層結構的深N阱2，Ρ型摻雜柱區3和N型摻雜柱區4通過多次高能離子注入和推結工藝即可實現。下面對一種具有橫向複合緩衝層結構的LDMOS的具體實施方式
的工藝步驟進行詳細說明一、單晶矽準備，採用P型輕摻雜區熔單晶矽(P型雜質)襯底1，摻雜濃度為 1. 6X1014cm_3，其晶向為 ，厚度為 80 μ m。二、製備深N阱2，在整個矽片表面澱積一層6 μ m厚的光刻膠，用深N阱光刻版進行光刻深N阱2的圖形，P—襯底1上進行2MeV高能磷離子注入，並在1200°C溫度下純氮氣氛圍中進行推結250分鐘，形成深N阱2。三、製備P型摻雜柱區3，在整個矽片表面澱積一層4 μ m厚的光刻膠，用P型摻雜柱區光刻版進行光刻P型摻雜柱區3的圖形，然後按不同能量高能硼離子分四次注入，能量2MeV劑量為2X1012cm_2，能量1. 3MeV劑量為1. 5X1012cm_2，能量500KeV劑量為1.5X IO12cnT2,能量IOOKeV劑量為1. 5X 1012cm_2，形成P型摻雜柱區3，摻雜濃度為 1 X 1016cm"3, P型摻雜柱區3結深為6 μ m。四、製備N型摻雜柱區4，在整個矽片表面澱積一層4 μ m厚的光刻膠，用N型摻雜柱區光刻版進行光刻N型摻雜柱區4的圖形，然後按不同能量高能磷離子分四次注入，能量 1. 8MeV 劑量為 1. 9X 1012cnT2，能量 1. OMeV 劑量為 1. 2X 1012cm"2,能量 300KeV 劑量為1.2X IO12cnT2，能量IOOKeV劑量為1. 2X 1012cm_2，形成N型摻雜柱區4，摻雜濃度為 1 X IO16Cm"3,結深為 6 μ m。五、製備場氧化層8，首先在矽片表面澱積一層厚度為0. ISum的Si3N4，使用場氧化層光刻版對Si3N4進行光刻，使用幹氧方法，在1100°C時，0. Islm 02和IOslm隊氛圍條件下幹氧氧化5分鐘，然後在1100°C時如Im O2和6slm H2條件下溼氧生長100分鐘，得到場氧化層厚度為0. 65um。六、製備P阱5，在整個矽片表面澱積一層6μπι厚的光刻膠，用P阱光刻版進行光刻P阱5的圖形，然後按不同能量硼離子分四次注入，能量IMeV劑量為1 X IO12Cm-2,能量
6700KeV 劑量為 1 X 1012cnT2，能量 400KeV劑量為 1 X 1012cm"2,能量 IOOKeV 劑量為 2 X 1012cm"2, 形成P阱5，摻雜濃度為2 X 1016cm_3，P阱5結深為2 μ m。七、製備多晶矽柵，使用幹氧方法，在950°C時2. klm O2和IOslm N2氛圍條件下幹氧氧化25分鐘，生長厚度為43nm的柵氧化層，在635°C時klm SiH4氣氛條件下化學氣相澱積15分鐘，澱積厚度為0. 4μπι的多晶矽，採用多晶矽柵光刻版進行光刻，得到柵氧化層9和多晶矽柵10及漏端多晶矽場板10 『。八、製備N型重摻雜區6，使用N型重摻雜區光刻版進行重摻雜區砷注入，劑量為2X 1015cnT2，能量為70KeV，得到N型重摻雜區6，峰值摻雜濃度為5X 1019cnT3，結深為 0. 3 μ m0九、製備P型重摻雜區7，使用P型重摻雜區光刻版進行重摻雜區硼注入，劑量為2X IO1W,能量為30KeV，得到P型重摻雜區7，峰值摻雜濃度為5X IO19cnT3，結深為 0. 3 μ m0十、澱積11，澱積硼磷矽玻璃作為金屬前介質11，退火緻密並光刻歐姆接觸孔，在整個器件表面濺射一層厚度為2 μ m的硼磷矽玻璃介質，並在950°C溫度下純氮氣氛圍條件中退火50分鐘，然後使用歐姆接觸孔光刻版對硼磷矽玻璃介質層進行光刻得到歐姆接觸孔。 十一、澱積金屬，反刻金屬，鈍化，光刻金屬壓焊點等。 上述具體實施方式
為本發明提出的具有橫向複合緩衝層結構的N溝道LDMOS器件及製備工藝，本領域技術人員根據上述描述並結合現有技術，不難得知具有橫向複合緩衝層結構的P溝道LDMOS器件及製備工藝，在此不再贅述。
權利要求
1.一種具有橫向複合緩衝層結構的LDMOS器件，其特徵在於，所述具有橫向複合緩衝層結構的LDMOS器件的漂移區O)內部的導電通道部分為橫向複合緩衝層結構；所述橫向複合緩衝層結構由橫向間隔排列的N型摻雜柱區(4)和P型摻雜柱區(3)構成，且N型摻雜柱區(4)和P型摻雜柱區( 平行於整個器件的源、漏極之間的電流方向。
2.根據權利要求1所述的具有橫向複合緩衝層結構的LDMOS器件，其特徵在於，所述具有橫向複合緩衝層結構的LDMOS器件是N溝道LDMOS器件。
3.根據權利要求1所述的具有橫向複合緩衝層結構的LDMOS器件，其特徵在於，所述具有橫向複合緩衝層結構的LDMOS器件是P溝道LDMOS器件。
4.根據權利要求1所述的具有橫向複合緩衝層結構的LDMOS器件，其特徵在於，所述橫向複合緩衝層結構中P型摻雜柱區(3)和N型摻雜柱區的結深、寬度和沿溝道方向的長度及漂移區O)的結深根據器件所要求的導通特性以及擊穿特性進行調節。
5.根據權利要求1所述的具有橫向複合緩衝層結構的LDMOS器件，其特徵在於，所述橫向複合緩衝層結構的漂移區0)，P型摻雜柱區(3)和N型摻雜柱區(4)通過多次高能離子注入和推結工藝實現。
6.根據權利要求2所述的具有橫向複合緩衝層結構的LDMOS器件，其特徵在於，所述具有橫向複合緩衝層結構的N溝道LDMOS器件，包括P—襯底(1)、Ν型漂移區(2)、Ρ阱(5)、Ν 型重摻雜區(6)、P型重摻雜區(7)、場氧化層(8)、柵氧化層(9)、多晶矽柵(10)及漏端多晶矽場板(10')、金屬前介質(11)、金屬化漏極(1 和金屬化源極(1 ；其中N型漂移區(2)為P—襯底(1)中的深N阱，N型漂移區(2)頂部的一側具有與金屬化漏極(12)相連的N型重摻雜區(6) ；P阱(5)位於P—襯底⑴中，其內部具有並排與金屬化源極(13)相連的N型重摻雜區(6)和P型重摻雜區(7) ；N型漂移區⑵與P阱(5)之間的P—襯底表面以及P阱( 的表面是柵氧化層(9)，柵氧化層(9)的表面是多晶矽柵(10)；金屬化漏極 (12)下方的N型漂移區( 表面具有漏端多晶矽場板(10')，金屬化漏極(1 和金屬化源極(1 之間區域的下方的N型漂移區( 表面具有場氧化層(8)；在場氧化層(8)下方的N型漂移區O)內部具有橫向複合緩衝層結構，所述橫向複合緩衝層結構由橫向間隔排列的N型摻雜柱區(4)和P型摻雜柱區(3)構成，且N型摻雜柱區(4)和P型摻雜柱區(3) 平行於整個器件的源、漏極之間的電流方向。
全文摘要
一種具有橫向複合緩衝層結構的LDMOS器件，屬於功率半導體器件技術領域。本發明在現有的LDMOS器件漂移區內的導電通道區域引入橫向複合緩衝層結構。該橫向複合緩衝層結構由橫向間隔排列的N型摻雜柱區和P型摻雜柱區構成，且N型摻雜柱區和P型摻雜柱區平行於整個器件的源、漏極之間的電流方向。本發明採用橫向複合緩衝層結構，使得器件耐壓性能得到提高、比導通電阻得到降低；器件製備時，採用多次高能離子注入和推結分別形成N型摻雜柱區和P型摻雜柱區。由於複合緩衝層為橫向結構，可以得到工藝一致性更好的N型摻雜柱區和P型摻雜柱區，不會造成縱向複合緩衝層結構中多層摻雜埋層之間的導電層濃度下降的問題，從而得到性能更加優異的LDMOS器件。
文檔編號H01L29/06GK102184963SQ201110121579
公開日2011年9月14日 申請日期2011年5月12日 優先權日2011年5月12日
發明者任敏, 餘士江, 姜貫軍, 張仁輝, 張波, 張金平, 李婷, 李澤宏 申請人:電子科技大學