用於輸入/輸出焊盤的靜電放電保護網絡和方法與流程

2024-04-12 12:13:05 1

1.本技術的實施例涉及用於輸入/輸出焊盤的靜電放電保護網絡和方法。


背景技術：

2.半導體集成電路(ic)行業生產各種模擬器件和數字器件，以解決多個不同領域的問題。半導體工藝技術節點的發展已逐漸減小組件尺寸並收緊間距，從而導致電晶體密度逐漸增加。因此，ic變得越來越小。
3.在移動電子設備中，故障-安全輸入/輸出(i/o)架構被配置為降低系統待機洩漏功率，同時防止靜電放電(esd)。理想情況下，在發生故障的情況下，故障安全器件的響應方式不會對其他器件造成傷害，或者至少造成最小程度的傷害。


技術實現要素：

4.根據本技術的實施例的一個方面，提供了一種用於輸入/輸出焊盤的靜電放電保護網絡，包括：驅動器堆棧，包括串聯連接的上分支和下分支，上分支電連接在具有第一參考電壓的第一節點和輸入/輸出焊盤之間，並且下分支電連接在輸入/輸出焊盤和具有第二參考電壓的第二節點之間；第一靜電放電器件，電連接在輸入/輸出焊盤和具有第三參考電壓的第三節點之間；以及電源鉗位器，位於第三節點和第二節點之間。
5.根據本技術的實施例的另一個方面，提供了一種用於輸入/輸出焊盤的靜電放電保護網絡，包括：第一靜電放電器件，電連接在具有第一參考電壓的第一節點和輸入/輸出焊盤之間；以及第二靜電放電器件，電連接在具有第二參考電壓的第二節點和輸入/輸出焊盤之間；並且其中：第一靜電放電器件具有串聯連接的數量n的二極體，n為正整數並且2≤n；並且數量n基於第一參考電壓和輸入/輸出焊盤的電壓之間的差。
6.根據本技術的實施例的又一個方面，提供了一種保護輸入/輸出電路的方法，方法包括：耗散輸入/輸出電路的輸入/輸出焊盤上的第一靜電放電的電壓電平；並且其中，耗散第一靜電放電的電壓電平包括：將來自輸入/輸出焊盤的第一電流通過第一靜電放電器件傳遞到第一節點，而將第一靜電放電的電壓電平降低到等於或低於若沒有第一靜電放電原本在第一節點上的參考電壓。
附圖說明
7.一個或多個實施例在附圖中以示例而非限制的方式示出，其中具有相同附圖標記的元件自始至終表示相同的元件。除非另有說明，否則附圖不是按比例繪製的。
8.圖1a是根據一些實施例的靜電放電(esd)保護網絡的框圖。
9.圖1b是根據一些實施例的esd保護網絡的示意圖。
10.圖2a是根據一些實施例的esd保護網絡的框圖。
11.圖2b是根據一些實施例的故障-安全i/oesd電路的示意圖。
12.圖3是根據一些實施例的esd保護網絡的框圖。
13.圖4是根據一些實施例的曲線段的圖。
14.圖5是根據一些實施例的電子設計自動化(eda)系統的框圖。
15.圖6是根據一些實施例的集成電路(ic)製造系統以及與其相關聯的ic製造流程的框圖。
16.圖7是根據一些實施例的方法的流程圖。
具體實施方式
17.以下公開內容提供了許多用於實現本技術的不同特徵不同的實施例或實例。下面描述了組件和布置的具體實施例或實例以簡化本技術。當然，這些僅是實例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實施例，並且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本技術可以在各個示例中重複參考數字和/或字母。該重複是為了簡單和清楚的目的，並且其本身不指示討論的各個實施例和/或配置之間的關係。
18.此外，為了便於描述，本文中可以使用諸如「在
…
下方」、「在
…
下面」、「下部」、「在
…
上面」、「上部」等的空間關係術語，以描述如圖中所示的一個元件或部件與另一元件或部件的關係。除了圖中所示的方位外，間隔關係術語旨在包括器件在使用或操作工藝中的不同方位。裝置可以以其它方式定位(旋轉90度或在其它方位)，並且在本文中使用的間隔關係描述符可以同樣地作相應地解釋。
19.如本文所使用的，儘管諸如「第一」、「第二」和「第三」之類的術語描述了各種元件、組件、區域、層和/或部分，但這些元件、組件、區域、層和/或部分不是受這些術語的限制。這些術語用於將一個元件、組件、區域、層或部分與另一個區分開來。除非上下文明確指出，否則本文使用的「第一」、「第二」和「第三」等術語並不暗示順序或次序。
20.儘管闡述本公開的廣泛範圍的數值範圍和參數是近似值，但在具體實施例中儘可能精確地報告闡述的數值。然而，任何數值都固有地包含某些誤差，這些誤差必然是由於在各自的測試測量中發現的標準偏差而導致的。此外，如本文所用，術語「基本上」、「大約」和「約」通常是指在本領域普通技術人員預期的值或範圍內。或者，術語「基本上」、「大約」和「約」表示在響應於本領域普通技術人員考慮的平均值的可接受標準誤差內。本領域普通技術人員可以理解，可接受的標準誤差根據不同的技術而有所不同。除了在操作/工作示例中或除非另有明確規定，本文所公開的諸如用於材料量、時間持續時間、溫度、操作條件、量比等的數字範圍、量、值和百分比應理解為在某些情況下由術語「基本上」、「大約」或「約」修改。因此，除非有相反指示，本公開闡述的數值參數是根據需要變化的近似值。至少，每個數值參數的解釋都考慮了所報告的有效數字的數量並應用了普通的捨入技術。範圍在本文中表示為從一個端點到另一個端點或兩個端點之間。除非另有說明，本文公開的所有範圍均包括端點。
21.在一些實施例中，用於輸入/輸出(i/o)焊盤的靜電放電(esd)保護網絡包括驅動器堆棧、第一esd器件和電源鉗位器。驅動器堆棧具有串聯連接的上支路和下支路，上支路電連接在具有第一參考電壓(例如，vddpst)的第一節點和i/o焊盤之間，下支路電連接在i/o焊盤和具有第二參考電壓(例如，vss)的第二節點之間。第一esd器件(例如，eup器件)電連
接在第一節點和具有第三參考電壓(例如，vddl)的第三節點之間。電源鉗位器電連接在第三節點和第二節點之間。在一些實施例中，第一esd器件包括一個或多個(例如，2個)二極體的串。在一些實施例中，esd保護網絡還包括電連接在i/o焊盤和第二節點之間的第二esd器件(例如，edn器件)。在一些實施例中，第二esd器件包括一個或多個(例如1個)二極體的串。根據另一方法，既不提供第一esd器件也不提供第二esd器件，而是在第一節點和第二節點之間提供電源鉗位器作為esd保護。根據另一種方法的電源鉗位器使用柵極系止(tie-off)漏極整流nmos電晶體。在正常操作期間，與用於esd保護的故障安全模式相比，根據另一方法的電源鉗位器遭受/表現出大量洩漏電流。相比之下，與根據其他方法的電源鉗位器相比，包括第一和第二esd器件的本技術的實施例表現出更小的洩漏電流，因此表現出降低的功耗。
22.根據另一種方法的具有較大多晶節距的漏極整流在先進工藝節點(諸如納米片工藝)中對工藝不友好。例如，漏極整流電晶體中的布局與相鄰電晶體的布局不同(即，具有更大的多晶節距)，因此對於希望每個電晶體的多晶節距一致的先進工藝，漏極整流是有問題的。
23.驟回(snapback)是電晶體中的一種機制，其中雪崩擊穿或碰撞電離提供了足夠的漏極電流來導通電晶體。驟回被有意地用於集成到半導體晶片上的某些esd保護器件的設計中。驟回也是一種寄生故障機制，看起來其類似於閂鎖。驟回由從柵極到漏極的小電流啟動。在esd保護器件的情況下，該電流是由雪崩擊穿引起的，這是由於在柵極-漏極結上施加了足夠大的電壓。在寄生故障的情況下，啟動電流是由於無意地導通電晶體以及跨越柵極和漏極的足夠大的電壓導致碰撞電離而產生的，其中一些產生的載流子隨後充當流入漏極的啟動電流。一旦該啟動電流流入漏極，電晶體就會導通，並且柵極電壓會降低到驟回保持電壓。該電壓發生在漏極電流產生和電晶體導通過程處於平衡狀態的點：電晶體的柵極-源極電流降低了漏極電壓，從而導致較低的電場，從而導致較小的碰撞電離或雪崩電流以及因此導致削弱作用的更小的基極電流。
24.圖1a是根據一些實施例的靜電放電(esd)保護網絡100a的框圖。
25.eds保護網絡100a包括故障-安全i/oesd電路102、i/o單元104、核心邏輯電路106和包括串聯連接的上分支110和下分支111的後驅動器堆棧。
26.核心邏輯電路106由節點152處的vdd供電並且位於節點152和地151之間。在一些實施例中，核心邏輯電路106是控制數據傳輸功能的集成電路(ic)。在一些實施例中，核心邏輯電路106是器件的處理電路或在本公開的預期範圍內的其他合適的處理電路。核心邏輯電路106在引腳155和/或157處接收輸入信號，輸入信號根據vdd參考電壓被配置用於第一電源域。核心邏輯電路106將接收到的信號路由到i/o單元104。
27.i/o單元104包括i/o電路136和vddst電源鉗位器134。i/o電路136包括電平移位器138、140和144、高側邏輯器件142和低側邏輯器件146。電平移位器138、140和144是被配置為將信號從一個邏輯電平或電壓域轉換到另一個邏輯電平或電壓域，促進具有不同電壓要求的集成電路(諸如ttl和cmos)之間的兼容性。在一些實施例中，電平移位器用於橋接處理器、邏輯器、傳感器和其他電路之間的電源域。電平移位器144從核心邏輯電路106接收被配置用於基於vdd的電源域的一個或多個信號，並且將一個或多個信號移位至具有適合於基於vddl參考電壓的電源域的電平，並且將電平移位的信號輸出到低側邏輯器件146。低側邏
輯器件146是被配置為在基於vddl的電源域中操作並向後驅動器堆棧輸出信號的電路。電平移位器144和低側邏輯器件146中的每個位於處於/具有vddl的節點150和處於/具有vss的節點124之間。
28.電平移位器138從核心邏輯電路106接收被配置用於基於vdd的電源域的一個或多個信號，並且將一個或多個信號移位至具有適合於基於vddl參考電壓的電源域的電平，並且將電平移位的信號輸出到電平移位器140。電平移位器140接收來自電平移位器138的被配置用於基於vddl的電源域的一個或多個信號，並且將一個或多個信號移位至具有適合於基於vdd後驅動器電源(vddpst)參考電壓的電源域的電平。電平移位器140將電平移位的信號輸出到高側邏輯器件142。高側邏輯器件142是被配置為在基於vddpst的電源域中操作並且向後驅動器堆棧輸出信號的電路。電平移位器140和高側邏輯器件142中的每個位於處於/具有vddpst的節點126和處於/具有vssh(例如，高側邏輯地)的節點153之間。在一些實施例中，vss和vssh是相同的，vssh是零伏，vssh是地，或者vssh是在本公開的預期範圍內的其他合適的電壓。
29.後驅動器堆棧的上分支110包括pmos電晶體p1和p2。後驅動器堆棧的下分支111包括nmos電晶體n1和n2。pmos電晶體p1和p2串聯在處於/具有vddpst的節點126和節點117之間。nmos電晶體n1和n2串聯在節點117和處於/具有vss的節點124之間。i/o焊盤116連接到節點117。pmos電晶體p1和p2接收來自高側邏輯器件142的柵極輸入。響應於高側邏輯器件142的輸入為高，p1和p2將截止。響應於來自高側邏輯器件142的輸入為低，p1和p2將導通。電晶體p1位於處於/具有vddpst的節點126和電晶體p2之間。響應於來自低側邏輯器件146的輸入為高，p1和p2將導通。響應於來自低側邏輯器件146的輸入為低，p1和p2將截止。在一些實施例中，後驅動器堆棧電路是用於控制其他電路的電晶體(例如，p1、p2、n1和n2)的堆棧。在一些實施例中，後驅動器堆棧電路包括不同數量的pmos和/或不同數量的nmos電晶體。在一些實施例中，例如出於可靠性和esd考慮，在節點117和i/o焊盤116之間存在串聯的電阻器。
30.故障-安全i/oesd電路102包括i/o焊盤116、eup器件112、edn器件114和vddl電源鉗位器128。在一些實施例中，eup是esd向上放電(esd discharge up)的首字母縮寫詞，而edn是esd向下放電(esd discharge down)的縮寫。i/o焊盤116電連接在節點117和eup器件112和edn器件114之間。eup器件112連接在i/o焊盤116和處於/具有vddl的節點122之間。edn器件114連接在i/o焊盤116和處於/具有vss的節點124之間。eup器件112和edn器件114中的每個表現出低洩漏。在一些實施例中，eup器件112包括二極體的鏈/串(見圖1b)。在一些實施例中，eup器件112包括一個或多個二極體(見圖1b)。
31.vddl電源鉗位器128連接在處於/具有vddl的節點122和處於/具有vss的節點124之間。vddl電源鉗位器128有助於防止esd。vddl電源鉗位器128將未由eup器件112耗散的esd電流(例如，iclamp 129)從vddl電源軌(即，從處於/具有vddl的節點122)分流到vss電源軌(即，處於/具有vss的節點124)。
32.vddpst電源鉗位器134連接在處於/具有vddpst的節點126和處於/具有vss的節點124之間。vddpst電源鉗位器134有助於防止過壓情況。當節點126上的電壓上升到vddpst以上時，vddpst電源鉗位器134將電流從vddpst電源軌(即，處於/具有vddpst的節點126)分流到vss電源軌(即，處於/具有vss的節點124)。
33.在故障-安全操作模式期間，vddpst斷電至零伏(例如，待機模式)，並且vddl或者由電源管理單元(pmu)(未顯示)通電或者處於浮置。無論如何，i/o焊盤116上的esd電壓的接收通過eup器件112向上偏置vddl。在圖1a中，假設esd電壓的電平小於edn器件114的擊穿電壓，則電流istk_l 121基本上等於電流istk_u 118和iup 120的總和，使得istk_l≈iskt_u+iup。
34.在圖1a中，當vddl由pmu通電時，存在與vddl相關的洩漏，該洩漏包括通過後驅動器堆棧的下分支111的洩漏電流istk_l 121、通過vddl電源鉗位器128的洩漏電流iclamp 129、通過低側邏輯146和/或電平移位器144的洩漏電流ipre 148以及通過vddspst電源鉗位器134的洩漏。在一些實施例中，當vddl通電時，pmu減小vddl的值以減少洩漏。在一些實施例中，為了避免對其他器件的壓力，vddl的值被設置為大於或等於i/o焊盤116上的電壓(即vpad)減去器件操作電壓(例如，故障-安全i/oesd電路102的電壓操作)。
35.響應於i/o焊盤116上的esd電壓(假設esd電壓的電平小於edn器件114的擊穿電壓)，eup器件112將電流iup 120傳導到耗散esd電壓的節點122，使得來自i/o焊盤116的esd電壓在通過eup器件112之後小於或等於vddl。在一些實施例中，同樣響應於i/o焊盤116上的esd電壓，後驅動器堆棧的下分支111也通過nmos電晶體n1和n2傳導電流istk_l 121。這樣的電流耗散確保esd事件不會將基本上高於vddl的高電壓從i/o焊盤116發送到節點122。
36.參考圖1a，(根據一些實施例)保護i/o電路的方法包括：耗散i/o焊盤116上的esd電壓電平；並且其中耗散包括將來自i/o焊盤116的第一電流通過eup器件112傳遞到節點122，這將esd的電壓電平降低到等於或低於若沒有esd原本在節點122上的參考電壓。這種方法還包括：將第一電流通過vddl電源鉗位器128傳遞到節點124。
37.圖1b是根據一些實施例的esd保護網絡100b的框圖。
38.圖1b是圖1a的一個變體。特別地，在一些方面，為了簡化說明的目的，圖1b相對於圖1a進行了簡化，從某種意義上圖1a的一些組件未在圖1b中再現。在一些方面，圖1b比圖1a更詳細，例如見下面對eup器件112和edn器件114的討論。圖1b和圖1a的每個中的相同參考標號對應地表示相同的元件。
39.edn器件114包括二極體d1 166。eup器件112包括二極體dsa1 160、dsa2 162、...、dsan 164n。二極體d1 166被描述為相對於跨二極體d1 166從i/o焊盤116到處於/具有vss的節點124的電壓的反向二極體。二極體是一種兩端子電子元件，其主要在一個方向上傳導電流(不對稱導電)。二極體在一個方向具有低(理想情況下為零)電阻，而在另一個方向具有高(理想情況下是無限大)電阻。半導體二極體是半導體材料的晶體片，具有連接到兩個電端子的p-n結。
40.p-n結二極體由半導體材料製成，例如，通常是矽，但也使用鍺和砷化鎵以及在本公開的預期範圍內的其他合適的材料。將雜質添加到二極體中以在一側創建包含負電荷載流子(電子)的第一區域，稱為n型半導體，並在另一側創建包含正電荷載流子(空穴)的第二區域，稱為p型半導體。響應於連接在一起的n型和p型材料，從n側到p側發生電子的瞬時流動，導致在第一區域和第二區域之間的不存在電荷載流子的第三區域。該區域稱為耗盡區，因為沒有電荷載流子(既沒有電子也沒有空穴)。二極體的端子附接到n型區域和p型區域。這兩個區域之間的邊界稱為p-n結並且負責由二極體表現出的電行為。在稱為拐點電壓或切入電壓的電壓以下，二極體僅傳導很少的正向電流(如果有的話)。在拐點電壓處，二極體
開始顯著導通，呈現出電壓與電流的指數關係。拐點電壓等於二極體p-n結的勢壘電位。響應於施加到p側(陽極a+)的電壓高於施加到n側(陰極c-)的電壓的電勢差，並且其中電勢差也等於或大於拐點電壓，p-n結允許電子從n型側流過耗盡區到p型側。響應於相反的電位差，其中施加到p側(陽極a+)的電壓低於施加到n側(陰極c-)的電壓，並且電壓差是小於拐點電壓的差，p-n結幾乎不允許電子向相反方向流動，從某種意義上說，創建了電子止回閥。
41.在edn器件114中，二極體d1 166是反向二極體，其陰極連接到i/o焊盤116並且陽極連接到處於/具有vss的節點124。
42.從i/o焊盤116到處於/具有vddl的節點122，eup器件112包括的n個串聯連接的二極體dsa1 160、dsa2 162到dsan 164的串，其中n≥1。在eup器件112中，關於二極體dsa1 160，陽極連接到i/o焊盤116，陰極連接到二極體dsa 162的陽極。二極體dsa 162的陰極連接到eup器件112中的n個二極體的串中的下一個二極體(未示出)。eup器件112中的n個二極體的串中的倒數第二個二極體(未示出)的陰極連接到二極體164的陽極。二極體164的陰極連接到處於/具有vddl的節點122。級聯二極體數量(n)取決於vpad和vddl之間的電壓差vδ1。更具體地，n與vδ1成正比。隨著vδ1的增加，n也增加。在圖1b中，二極體dsa1160、dsa2 162到dsan 164中的每個具有基本相同的拐點電壓，例如參考電壓vk。數量n是整數，並且等於或大於一加上一個底函數，該底函數應用於差δ除以vk的比率，使得
[0043][0044]
在圖1b中，假設二極體d1 166具有基本相同的拐點電壓，例如參考電壓vk。相對於跨二極體d1 166的從i/o焊盤116到處於/具有vss的節點124的反向電壓，二極體d1 166的擊穿電壓vb_d1為vb_d1≥vk*n。
[0045]
圖2a是根據一些實施例的esd保護網絡200的框圖。
[0046]
在一些實施例中，esd保護網絡200類似於圖1b的esd保護網絡100b。1b。圖2a使用2系列編號，而圖1a使用1系列編號。在一些實施例中，對應於圖1a中的1系列編號的圖2a中的2系列編號表示圖2a中與圖1a相同的元件。
[0047]
eds保護網絡200包括故障-安全i/o esd電路202a、i/o電路136(未示出但參見圖1a)、核心邏輯電路(未示出但參見圖1a)和後驅動器堆棧。後驅動器堆棧包括上分支210和下分支211。
[0048]
在圖2a中，與圖1a相比，去除了vddpst電源鉗位器134，但是與圖1a相比，包括esd電源到電源放電ep2p器件215。在一些實施例中，術語ep2p是esd電源到電源放電(esdpower to power-discharge)的首字母縮寫詞。ep2p器件215在處於/具有vddpst的節點226和處於/具有vddl的節點222之間。在圖1a中，在一些情況下，例如在過驅動設計中(其中vddpst操作電壓大於器件電壓vddl)，vddpst電源鉗位器134具有高洩漏電流。vddpst電源鉗位器134可以鉗位的電壓越高，相關聯的洩漏電流越高。ep2p器件215承擔了原本由vddpst電源鉗位器134承擔的esd保護角色，但同樣表現出低洩漏電流。
[0049]
ep2p器件215在正常操作和故障-安全操作中均具有低洩漏電流。在故障-安全操作期間，其中vddpst由電源管理單元(pmu)(未顯示)斷電至零伏，vddl或者由pmu通電或者浮置且由通過eup器件212的任何到來的電壓偏置。vddl洩漏電流包括來自後驅動器堆棧並通過eup器件212的洩漏電流iup 220a、來自後驅動器堆棧並通過edn器件214的洩漏電流
idn 220b以及vddpst到vddl洩漏電流ip2l 220c。在一些實施例中，為了避免對其他器件施加壓力，vddl的值被設置為大於或等於vpad減去器件操作電壓(例如，故障-安全i/o esd電路202a的操作電壓)。在一些實施例中，在故障-安全事件期間，eup器件212和ep2p器件215降低i/o焊盤216上的esd電壓值，使得在通過eup器件212和ep2p器件215之後esd電壓值從vpad降低/耗散為小於或等於vddl。電流idn 220b也通過edn器件214耗散。這種降低/耗散確保esd事件不會將原本會使節點222上的電壓基本上高於vddl的高電壓從i/o焊盤216發送到節點222，。
[0050]
圖2a的vddl電源鉗位器228類似於圖1a的vddl電源鉗位器128操作。
[0051]
參考圖2a，(根據一些實施例)保護i/o電路的方法包括：耗散i/o焊盤216上的第一esd的電壓電平；耗散節點226上的第二esd的電壓電平；並且其中耗散第一esd的電壓包括將來自i/o焊盤216的第一電流通過eup器件212傳遞到節點122，這將第一esd的電壓電平降低到等於或低於若沒有第一esd原本在節點122的參考電壓；並且耗散第二esd的電壓電平包括將第二電流從節點226通過ep2p器件215傳遞到節點122，這將第二esd的電壓電平降低到等於或低於若沒有第二esd原本在節點122上的參考電壓。這種方法還包括：將第一電流或第二電流通過vddl電源鉗位器128傳送到節點124。
[0052]
圖2b是根據一些實施例的故障-安全i/o esd電路202b的示意圖。
[0053]
圖2b是圖2a的一個變體。特別地，在一些方面，為了簡化說明的目的，圖2b相對於圖2a進行了簡化，從某種意義上圖2a的一些組件未在圖2b中再現。在一些方面，圖2b比圖2a更詳細，例如見下面對eup器件212和edn器件214的討論。
[0054]
ep2p器件215包括x個串聯連接的二極體dsb1270、dsb2 272、...、到dsbx 274的串，其中x是整數並且x≥1。級聯二極體數量(x)取決於vddpst和vddl之間的電壓差vδ2。更具體地說，x與vδ2成正比。隨著vδ2增加，x也增加。
[0055]
在圖2b中，二極體dsb1 270、dsb2 272至dsbx 274中的每個具有基本相同的拐點電壓，例如參考電壓vk。數量x等於或大於一加上一個底函數，該函數應用於差δ除以vk的比率，使得
[0056][0057]
在圖2b中，假設二極體d1 266具有基本相同的拐點電壓，例如參考電壓vk。相對於跨二極體d1 266從i/o焊盤216到處於/具有vss的節點224的反向電壓，二極體d1 266的擊穿電壓vb_d1為vb_d1≥vk*n。
[0058]
eup器件212包括二極體dsa1 260、dsa2262、...、dsan 264，並且與eup器件112類似地操作，後者包括二極體dsa1 160、dsa2 162、...、dsan 164。edn器件214包括二極體d1 266並且類似於edn器件114操作，後者包括二極體d1 166。vddl電源鉗位器228與vddl電源鉗位器128類似地操作。
[0059]
在一些實施例中，與其他方法(例如，漏極整流)相比，故障-安全i/oesd電路202b具有在故障-安全操作期間減少洩漏電流的好處。
[0060]
在非限制性示例中，eup器件212中的二極體數量n為n＝1，ep2p器件215中的二極體數量x為x＝1，並且在vddpst≈1.41*vddl的電壓條件下(例如，vddpst≈1.2v和vddl≈0.85v)，並且在溫度較低的溫度條件下(例如，≈25℃)，與其他方法(例如，漏極整流)相比，
至少一些實施例表現出洩漏電流減少約79.2％。
[0061]
在另一非限制性示例中，eup器件212中的二極體數量n為n＝1，ep2p器件215中的二極體數量x為x＝1，並且在vddpst≈1.41*vddl的電壓條件下(例如，vddpst≈1.2v和vddl≈0.85v)，並且在溫度較高的溫度條件下(例如，≈125℃)，與其他方法(例如，漏極整流)相比，至少一些實施例表現出洩漏電流減少約96.8％。
[0062]
在另一非限制性示例中，eup器件212中的二極體數量n為n＝2，ep2p器件215中的二極體數量x為x＝1，並且在vddpst≈1.41*vddl的電壓條件下(例如，vddpst≈1.2v和vddl≈0.85v)，並且在溫度較低的溫度條件下(例如，≈25℃)，與其他方法(例如，漏極整流)相比，至少一些實施例表現出洩漏電流減少約99.3％。
[0063]
在另一非限制性示例中，eup器件212中的二極體數量n為n＝2，ep2p器件215中的二極體數量x為x＝1，並且在vddpst≈1.41*vddl的電壓條件下(例如，vddpst≈1.2v和vddl≈0.85v)，並且在溫度較高的溫度條件下(例如，≈125℃)，與其他方法(例如，漏極整流)相比，至少一些實施例表現出洩漏電流減少約99.6％。
[0064]
在另一非限制性示例中，eup器件212中的二極體數量n為n＝2，ep2p器件215中的二極體數量x為x＝1，並且在vddpst≈1.56*vddl的電壓條件下(例如，vddpst≈1.26v和vddl≈0.8075v)，並且在溫度較低的溫度條件下(例如，≈25℃)，與其他方法(例如，漏極整流)相比，至少一些實施例表現出洩漏電流減少約97.9％。
[0065]
在另一非限制性示例中，eup器件212中的二極體數量n為n＝1，ep2p器件215中的二極體數量x為x＝1，並且在vddpst≈1.56*vddl的電壓條件下(例如，vddpst≈1.26v和vddl≈0.8075v)，並且在溫度較高的溫度條件下(例如，≈125℃)，與其他方法(例如，漏極整流)相比，至少一些實施例表現出洩漏電流減少約76.3％。
[0066]
在另一非限制性示例中，eup器件212中的二極體數量n為n＝2，ep2p器件215中的二極體數量x為x＝1，並且在vddpst≈1.56*vddl的電壓條件下(例如，vddpst≈1.26v和vddl≈0.8075v)，並且在溫度較低的溫度條件下(例如，≈125℃)，與其他方法(例如，漏極整流)相比，至少一些實施例表現出洩漏電流減少約99.1％。
[0067]
在另一非限制性示例中，eup器件212中的二極體數量n為n＝2，ep2p器件215中的二極體數量x為x＝1，並且在vddpst≈1.73*vddl的電壓條件下(例如，vddpst≈1.32v和vddl≈0.765v)，並且在溫度較低的溫度條件下(例如，≈25℃)，與其他方法(例如，漏極整流)相比，至少一些實施例表現出洩漏電流減少約93.9％。
[0068]
在另一非限制性示例中，eup器件212中的二極體數量n為n＝2，ep2p器件215中的二極體數量x為x＝1，並且在vddpst≈1.73*vddl的電壓條件下(例如，vddpst≈1.32v和vddl≈0.765v)，並且在溫度較低的溫度條件下(例如，≈125℃)，與其他方法(例如，漏極整流)相比，至少一些實施例表現出洩漏電流減少約97.8％。
[0069]
圖3是根據一些實施例的esd保護網絡300的框圖。
[0070]
在一些實施例中，esd保護網絡300類似於圖2a的esd保護網絡200，即圖3是圖2a的一個變體。特別地，圖3包括比圖2a更少的組件。圖3使用3系列編號，而圖2a使用2系列編號。在一些實施例中，對應於圖2a中的2系列編號的圖3中的3系列編號表示圖3中與圖2a中相同的元件。
[0071]
eds保護網絡300包括故障-安全i/o esd電路302、i/o電路(未示出但參見圖1a)、
核心邏輯電路(未示出但參見圖1a)和後驅動器堆棧，其中後驅動器堆棧包括上分支210和下分支211。
[0072]
在圖3中，與圖2a相比，去除了eup 212和edn 214，但是包括esd電源到電源放電(ep2p)器件315在處於/具有vddpst的節點226和處於/具有vddl的節點222之間。ep2p器件315的配置和操作類似於圖2a-圖2b的ep2p器件215。
[0073]
ep2p器件315在正常操作和故障-安全操作中均具有低電流洩漏。在故障-安全操作期間，其中vddpst由pmu(未顯示)斷電至零伏，vddl由電源管理單元(pmu)通電或處於浮置。
[0074]
在故障-安全操作期間，ep2p器件315和vddl電源鉗位器228通過電源軌vddl將過量的電壓分流到地。在正常操作期間，ep2p器件315表現出洩漏電流ip2l 220d。然而，洩漏電流ip2l 220d小於不使用ep2p器件315而是僅使用類似於圖1a的vddpst電源鉗位器134的電源鉗位器的另一方法的洩漏電流。
[0075]
在非限制性示例中，ep2p器件315中的二極體數量x為x＝1，並且在vddpst≈1.41*vddl的電壓條件下(例如，vddpst≈1.2v和vddl≈0.85v)，並且在溫度≈25℃的溫度條件下，與其他方法相比，至少一些實施例表現出洩漏電流減少約98.2％。
[0076]
在非限制性示例中，ep2p器件315中的二極體數量x為x＝1，並且在vddpst≈1.41*vddl的電壓條件下(例如，vddpst≈1.2v和vddl≈0.85v)，並且在溫度≈40℃的溫度條件下，與其他方法相比，至少一些實施例表現出洩漏電流減少約97.9％。
[0077]
在非限制性示例中，ep2p器件315中的二極體x的數量為x＝1，並且在vddpst≈1.41*vddl的電壓條件下(例如，vddpst≈1.2v和vddl≈0.85v)，並且在溫度≈85℃的溫度條件下，與其他方法相比，至少一些實施例表現出洩漏電流減少約98.1％。
[0078]
在非限制性示例中，ep2p器件315中的二極體數量x為x＝1，並且在vddpst≈1.41*vddl的電壓條件下(例如，vddpst≈1.2v和vddl≈0.85v)，並且在溫度≈125℃的溫度條件下，與其他方法相比，至少一些實施例表現出洩漏電流減少約98.8％。
[0079]
參考圖3，(根據一些實施例)保護i/o電路的方法包括：耗散節點226上的第一esd的電壓電平；並且其中耗散第一esd的電壓電平包括將第一電流從節點226通過ep2p器件215傳遞到節點122，這將第一esd電壓的電壓電平降低到處於或低於節點122上的參考電壓。這種方法進一步包括：將第一電流通過vddl電源鉗位器電路128傳送到節點124。
[0080]
圖4是根據一些實施例的曲線段的圖400。
[0081]
圖400將x軸上的電壓vddl(以伏特為單位)與y軸上的洩漏電源(以瓦特為單位)相關聯。圖400包括曲線402、404、406和408。
[0082]
曲線404表示vddl電源鉗位器的電流(iclmp，例如iclamp 129)與電壓vddl的乘積。因此，曲線404被標記為pclmp，並且其中pclmp＝iclmp*vddl。曲線406表示電平移位器的電流(ipre_drvr，例如ipre 148)與電壓vddl的乘積。因此，曲線406被標記為ppre，並且其中ppre＝ipre_drvr*vddl。曲線408表示i/o焊盤處(ipd，例如，istk_l121)的電流與i/o焊盤(例如，i/o焊盤116)處的電壓(vpad)的乘積。因此，曲線408被標記為ppad，並且其中ppad＝ipd*vpad。曲線402表示曲線404、406和408的總和。因此，曲線402被標記為ptotl。
[0083]
曲線404和406具有正斜率，而曲線408具有負斜率。結果，曲線402具有開放的、向上的形狀。曲線402的最低點表示在諸如esd保護網絡100a等的esd保護網絡中耗散到洩漏
電流的電源lp412的最小值。對應於lp412的vddl的值為v410。在一些實施例中，將vddl設置為v410會減少(如果不是最小化)esd保護網絡(諸如esd保護網絡100a等)中的洩漏電流。
[0084]
關於圖4，配置esd保護網絡(諸如esd保護網絡100a等)以減少(如果不是最小化)洩漏電流的方法(根據一些實施例)包括：繪製曲線402，曲線402是曲線404、406和408的總和；確定曲線402上洩漏電源的最小值；提取對應於曲線402的最小值的vddl的值；並且設置esd保護網絡中的vddl值等於對應於曲線402的最小值的vddl值。
[0085]
接下來，在討論圖5-圖6之前，討論轉向圖7。
[0086]
圖7是根據一些實施例的方法700的流程圖。
[0087]
更具體地，圖7的流程圖表示保護輸入/輸出(i/o)電路的方法。雖然方法700的框被討論並顯示為具有特定順序，但是除非另外特別指出，方法700中的每個框被配置為以任何順序執行。方法700被實施為一組框，諸如框702到框712。
[0088]
在方法700的框702中，耗散i/o電路的i/o焊盤上的第一esd的電壓電平。i/o焊盤的示例包括i/o焊盤166、266等。框702包括框704-框706。i/o電路的示例是i/o電路136等。流程在框702內進行到框704。
[0089]
在方法702的框704中，第一電流從i/o焊盤通過第一esd器件傳遞到第一節點，這將第一esd的電壓電平降低到等於或低於若沒有第一esd原本在第一節點上的參考電壓。第一電流的示例包括圖1a-圖1b的電流120、圖2a-圖2b的220a等。第一esd器件的示例包括圖1a-圖1b的eup器件112、圖2a-圖2b的220b等。第一節點的示例包括圖1a-圖1b中的節點122、圖2a-圖2b中的222等。若沒有第一esd原本在第一節點上的參考電壓的示例是圖1a-圖1b和圖2a-圖2b中的電壓vddl等。流程從框704前進到框706。
[0090]
在方法700的框706中，耗散第一esd的電壓電平包括逐漸導通電連接在i/o焊盤和第一節點之間的兩個或更多個串聯連接的二極體的串。在i/o焊盤和第一節點之間電連接的兩個或更多個串聯連接的二極體的串的示例包括圖1b的二極體160-164、圖2b的270-274等。在非限制性操作示例中，在沒有esd事件的正常模式的框期間，通過強制發生會引起洩漏電流的電壓，而限制洩漏電流在i/o焊盤和第一節點之間流動，以逐漸導通電連接在i/o焊盤和第一節點之間的兩個或多個串聯連接的二極體的串。從方框706，流程離開方框702並前進到方框708。在一些實施例中，方法700繞過方框708並且流程從方框706前進到方框712。
[0091]
在方法700的框708中，耗散第二節點上的第二esd的電壓電平。第二節點的示例是圖2a-圖2b等中的每個中的節點226。框708包括框710。在框708內，流程進行到框710。
[0092]
在方法700的框710中，耗散第二esd的電壓電平包括將第二電流從第二節點通過第二esd器件傳遞到第一節點，這將第二esd的電壓電平降低到等於或低於若沒有第二esd原本在第一節點的參考電壓。第二電流的示例包括圖2a-圖2b等的電流220c。若沒有第二esd原本在第一節點的參考電壓的示例是圖2a-圖2b等中的電壓vddl。在非限制性操作示例中，耗散第二esd的電壓電平包括逐漸導通電連接在第二節點和第一節點之間的兩個或更多個串聯連接的二極體的串。在另一非限制性操作示例中，在沒有esd事件的正常模式的框期間，通過強制發生會引起洩漏電流的電壓，來限制i/o焊盤和第一節點之間的洩漏電流流動，以逐漸導通在電連接在第二節點和第一節點之間的兩個或多個串聯連接的二極體的串。流程退出框710並進行到框712。
[0093]
在一些實施例中，方法700繞過框702，使得方法700中的流程開始於框708。在這樣的實施例中，第二節點的示例是圖3中的節點226等。此外，在這樣的實施例中，關於框710，第二電流的示例是圖3的電流220d。若沒有第二esd原本在第一節點上的參考電壓的示例是圖3中的電壓vddl等。再一次，流程退出框710並進行到框712。
[0094]
在方法700的框712中，第一電流和/或第二電流通過電源鉗位器到第二節點。電源鉗位器的示例包括圖1a-圖1b中的電源鉗位器128、圖2a-圖2b和圖3中的228等。第二電流的示例是圖1a-圖1b、圖2a-圖2b、圖3中的電流129等。第二節點的示例包括圖1a-圖1b中的節點124、圖2a-圖2b和圖3中的224等。
[0095]
如所述的，在一些實施例中，方法700繞過框702並且流程開始於框708。
[0096]
圖5是根據一些實施例的電子設計自動化(eda)系統500的框圖。
[0097]
在一些實施例中，eda系統500是通用計算設備，包括硬體處理器502和非暫時性計算機可讀存儲介質504。存儲介質504尤其是編碼有(即存儲)電腦程式代碼506(即一組可執行指令)。通過硬體處理器502對指令506的執行表示(至少部分地)eda工具，eda工具實施根據一個或多個實施例(下文稱為過程和/或方法)的部分或全部。
[0098]
處理器502通過總線508電耦合到計算機可讀存儲介質504。處理器502進一步通過總線508電耦合到i/o接口510。網絡接口512進一步通過總線508電連接到處理器502。網絡接口512連接到網絡514，使得處理器502和計算機可讀存儲介質504能夠經由網絡514連接到外部元件。處理器502被配置為執行編碼在計算機可讀存儲介質504中的電腦程式代碼506使系統500可用於執行部分或所有提到的過程和/或方法。在一個或多個實施例中，處理器502是中央處理單元(cpu)、多處理器、分布式處理系統、專用集成電路(asic)和/或合適的處理單元。
[0099]
在一個或多個實施例中，計算機可讀存儲介質504是電子的、磁性的、光學的、電磁的、紅外線的和/或半導體系統(或裝置或設備)。例如，計算機可讀存儲介質504包括半導體存儲器或固態存儲器、磁帶、可移動計算機軟盤、隨機存取存儲器(ram)、只讀存儲器(rom)、硬磁碟、和/或光碟。在使用光碟的一個或多個實施例中，計算機可讀存儲介質504包括光碟只讀存儲器(cd-rom)、光碟讀/寫(cd-r/w)和/或數字視頻光碟(dvd)。
[0100]
在一個或多個實施例中，存儲介質504存儲電腦程式代碼506，該電腦程式代碼506被配置為使系統500可用於執行(其中這種執行(至少部分地)表示eda工具)部分或所有提到的過程和/或方法。在一個或多個實施例中，存儲介質504還存儲有助於執行部分或全部所述過程和/或方法的信息。在一個或多個實施例中，存儲介質504存儲標準單元庫507，包括諸如如本文所公開的標準單元。
[0101]
eda系統500包括i/o接口510。i/o接口510耦合到外部電路。在一個或多個實施例中，i/o接口510包括用於向處理器502傳送信息和命令的鍵盤、小鍵盤、滑鼠、軌跡球、軌跡板、觸控螢幕和/或光標方向鍵。
[0102]
eda系統500還包括耦合到處理器502的網絡接口512。網絡接口512允許系統500與一個或多個其他計算機系統連接到的網絡514通信。網絡接口512包括無線網絡接口，諸如bluetooth、wifi、wimax、gprs或wcdma；或有線網絡接口，諸如ethernet、usb或ieee-1364。在一個或多個實施例中，部分或所有提到的過程和/或方法在兩個或多個系統500中實施。
[0103]
系統500被配置為通過i/o接口510接收信息。通過i/o接口510接收的信息包括用
於通過處理器502處理的指令、數據、設計規則、標準單元庫和/或其他參數中的一項或多項。信息通過總線508傳送到處理器502。eda系統500被配置為通過i/o接口510接收與ui相關的信息。信息作為用戶界面(ui)542存儲在計算機可讀存儲介質504中。
[0104]
在一些實施例中，部分或全部提到的過程和/或方法被實施為由處理器執行的獨立軟體應用程式。在一些實施例中，部分或全部提到的過程和/或方法被實施為作為附加軟體應用程式的一部分的軟體應用程式。在一些實施例中，部分或全部提到的過程和/或方法被實施為軟體應用程式的插件。在一些實施例中，所提及的過程和/或方法中的至少一個被實施為作為eda工具的一部分的軟體應用程式。在一些實施例中，部分或全部提到的過程和/或方法被實施為由eda系統500使用的軟體應用程式。在一些實施例中，包括標準單元的布局是使用諸如可從cadence design systems,inc.獲取的或其他合適的布局生成工具。
[0105]
在一些實施例中，過程被實施為存儲在非暫時性計算機可讀記錄介質中的程序的功能。非暫時性計算機可讀記錄介質的示例包括但不限於外部/可移動和/或內部/內置存儲或存儲單元，例如，諸如dvd的光碟、諸如硬碟的磁碟、半導體存儲器(諸如rom、ram、存儲卡)等中的一個或多個。
[0106]
圖6是根據一些實施例的集成電路(ic)製造系統600以及與其相關聯的ic製造流程的框圖。
[0107]
在圖6中，ic製造系統600包括在設計、開發和製造周期中彼此交互的實體，諸如設計室620、掩模室630和ic製造商/廠商(「fab」)640和/或與製造ic器件650相關的服務。系統600中的實體通過通信網絡連接。在一些實施例中，通信網絡是單個網絡。在一些實施例中，通信網絡是各種不同的網絡，諸如內聯網和網際網路。通信網絡包括有線和/或無線通信信道。每個實體與一個或多個其他實體交互並向一個或多個其他實體提供服務和/或從一個或多個其他實體接收服務。在一些實施例中，設計室620、掩模室630和ic fab 640中的兩個或更多個由單個更大的公司擁有。在一些實施例中，設計室620、掩模室630和ic fab 640中的兩個或更多個共存於公共設施中並使用公共資源。
[0108]
設計室(或設計團隊)620生成ic設計布局622。ic設計布局622包括為ic器件650設計的各種幾何圖案。幾何圖案對應於構成待製造的ic器件650的各種組件的金屬、氧化物或半導體層的圖案。各層組合形成各種ic部件。例如，ic設計布局622的部分包括各種ic部件，諸如有源區、柵電極、源極和漏極、層間互連的金屬線或通孔，以及用於接合焊盤的開口，將形成在半導體襯底中(例如矽晶圓)和設置在半導體襯底上的各種材料層。設計室620實施適當的設計程序以形成ic設計布局622。設計程序包括邏輯設計、物理設計或布局布線中的一種或多種。ic設計布局622呈現在一個或多個具有幾何圖案信息的數據文件中。例如，ic設計布局622以gdsii文件格式或dfii文件格式表示。
[0109]
掩模室630包括數據準備632和掩模製造634。掩模室630使用ic設計布局622來製造一個或多個掩模，用於根據ic設計布局622製造ic器件650的各個層。掩模室630執行掩模數據準備632，其中ic設計布局622被翻譯成表示性數據文件(「rdf」)。掩模數據準備632將rdf提供給掩模製造634。掩模製造634包括掩模寫入器。掩模寫入器將rdf轉換為襯底上的圖像，諸如掩模(掩模版)或半導體晶圓。設計布局由掩模數據準備632操縱以符合掩模寫入器的特性和/或ic fab 640的要求。在圖6中，掩模數據準備632、掩模製造634和掩模635被
示為單獨的元件。在一些實施例中，掩模數據準備632和掩模製造634統稱為掩模數據準備。
[0110]
在一些實施例中，掩模數據準備632包括光學鄰近校正(opc)，其使用光刻增強技術來補償圖像誤差，例如由衍射、幹涉、其他工藝效果等引起的圖像誤差。opc調整ic設計布局622。在一些實施例中，掩模數據準備632包括進一步的解析度增強技術(ret)，例如離軸照明、亞解析度輔助特徵、相移掩模、其他合適的技術等或它們的組合。在一些實施例中，進一步使用逆光刻技術(ilt)，其將opc視為逆成像問題。
[0111]
在一些實施例中，掩模數據準備632包括掩模規則檢查器(mrc)，該掩模規則檢查器(mrc)使用一組掩模創建規則檢查已經在opc中進行處理的ic設計布局，該規則包含某些幾何和/或連接性限制以確保足夠裕度，以說明半導體製造過程中的可變性等。在一些實施例中，mrc修改ic設計布局以補償掩模製造634期間的限制，這撤銷了由opc執行的部分修改以滿足掩模創建規則。
[0112]
在一些實施例中，掩模數據準備632包括光刻工藝檢查(lpc)，其模擬由ic fab 640實施以製造ic器件650的工藝。lpc基於ic設計布局622模擬該工藝以創建模擬製造的器件lpc模擬中的處理參數包括與ic製造周期的各種工藝相關的參數、與用於製造ic的工具相關的參數和/或製造工藝的其他方面。lpc考慮各種因素，例如空間圖像對比度、焦深(「dof」)、掩模誤差增強因子(「meef」)、其他合適的因素等或它們的組合。在一些實施例中，在lpc創建了模擬製造器件之後，如果模擬器件的形狀不夠接近以滿足設計規則，則重複opc和/或mrc以進一步細化ic設計布局622。
[0113]
為清楚起見，掩模數據準備632的上述描述已被簡化。在一些實施例中，數據準備632包括附加特徵，例如邏輯操作(lop)以根據製造規則修改ic設計布局。此外，在數據準備632期間應用於ic設計布局622的過程可以以各種不同的順序執行。
[0114]
在掩模數據準備632之後和掩模製造634期間，基於修改的ic設計布局製造掩模635或掩模組。在一些實施例中，電子束(e-beam)或多個電子束的機制用於在基於修改的ic設計布局的掩模(光掩模或掩模版)上形成圖案。掩模以各種技術形成。在一些實施例中，使用二元技術形成掩模。在一些實施例中，掩模圖案包括不透明區域和透明區域。用於曝光已經塗覆在晶圓上的圖像敏感材料層(例如，光刻膠)的輻射束(例如紫外(uv)束)被不透明區域阻擋並透過透明區域。在一個示例中，二元掩模包括透明襯底(例如，熔融石英)和塗覆在掩模的不透明區域中的不透明材料(例如，鉻)。在另一示例中，使用相移技術形成掩模。在相移掩模(psm)中，掩模上形成的圖案中的各種部件被配置為具有適當的相位差，以提高解析度和成像質量。在各種示例中，相移掩模是衰減psm或交替psm。由掩模製造634產生的掩模用於多種工藝。例如，這樣的掩模用於蝕刻工藝中以在半導體晶圓中形成各種蝕刻區域，用於離子注入工藝中以在半導體晶圓中形成各種摻雜區域，和/或用於其他合適的工藝中。
[0115]
ic fab 640是ic製造企業，包括用於製造各種不同ic產品的一個或多個製造設施。在一些實施例中，ic fab 640是半導體代工廠。例如，可能有一個製造設施用於多個ic產品的前端製造(前端製程(feol)製造)，而第二製造設施則提供用於ic產品的互連和連接的後端製造和封裝(後端製程(beol)製造)，而第三家製造工廠可能會為代工業務提供其他服務。
[0116]
ic fab 640使用由掩模室630製造的掩模(或多個掩模)來製造ic器件650。因此，ic fab 640至少間接地使用ic設計布局622來製造ic器件650。在一些實施例中，半導體晶
圓643由製造工具642使用掩模(或多個掩模)製造以形成ic器件650。半導體晶圓643包括矽襯底或其上形成有材料層的其他適當的襯底。半導體晶圓進一步包括各種摻雜區、介電部件、多級互連等中的一個或多個(在隨後的製造步驟中形成)。
[0117]
在一些實施例中，用於輸入/輸出(i/o)焊盤的靜電放電(esd)保護網絡包括：驅動器堆棧，包括串聯連接的上分支和下分支，上分支電連接在具有第一參考電壓的第一節點和i/o焊盤之間，並且下分支電連接在i/o焊盤和具有第二參考電壓的第二節點之間；第一esd器件，電連接在i/o焊盤和具有第三參考電壓的第三節點之間；電源鉗位器，位於第三節點和第二節點之間。
[0118]
在一些實施例中，保護網絡還包括電連接在第二節點和i/o焊盤之間的第二esd器件。在一些實施例中，保護網絡還包括電連接在第三節點和i/o焊盤之間的第三esd器件。在一些實施例中，第三esd器件包括二極體，該二極體包括連接到第三參考電壓的二極體陰極和連接到i/o焊盤和第二esd器件的二極體陽極。在一些實施例中，第二esd器件包括串聯連接的數量n個二極體，n為正整數並且2≤n；並且所述數量n個二極體基於第二參考電壓和i/o焊盤的電壓之間的差。在一些實施例中，第一esd器件包括串聯連接的數量p個二極體，p為正整數且1≤p。在一些實施例中，驅動器堆棧的上分支包括在第一節點和i/o焊盤之間串聯連接的正溝道金屬氧化物半導體(pmos)電晶體。在一些實施例中，驅動器堆棧的下部分支包括在i/o焊盤和第二節點之間串聯連接的負溝道金屬氧化物半導體(nmos)電晶體。
[0119]
在一些實施例中，用於輸入/輸出(i/o)焊盤的靜電放電(esd)保護網絡包括：第一esd器件，電連接在具有第一參考電壓的第一節點和i/o焊盤之間；第二esd器件，電連接在具有第二參考電壓的第二節點和i/o焊盤之間；其中，第一esd器件具有串聯連接的數量n的二極體，n為正整數且2≤n；數量n基於第一參考電壓與i/o焊盤的電壓之間的差。
[0120]
在一些實施例中，所述數量n的二極體為第一尺寸，第二esd器件包括第二尺寸的二極體，並且第二尺寸大於第一尺寸的n倍。在一些實施例中，差由變量δ表示；所述二極體中的每個具有與參考電壓vk基本上相同的拐點電壓。並且所述數量n等於或大於一加上底函數，所述底函數應用於所述差δ除以vk的比率使得在一些實施例中，保護網絡還包括在第一節點和第二節點之間的電源鉗位器。在一些實施例中，保護網絡還包括第一組串聯電晶體，位於處於第三參考電壓的第三節點和i/o焊盤之間。在一些實施例中，保護網絡還包括第二組串聯電晶體，位於i/o焊盤和第二節點之間。在一些實施例中，保護網絡還包括在第三節點和第二節點之間的第一電源鉗位器。在一些實施例中，保護網絡還包括在第一節點和第二節點之間的第二電源鉗位器。
[0121]
在一些實施例中，一種(保護輸入/輸出(i/o)電路的方法)包括：耗散i/o電路的i/o焊盤上的第一esd的電壓電平；並且其中，耗散第一esd的電壓電平包括將來自i/o焊盤的第一電流通過第一esd器件傳遞到第一節點，這將第一esd的電壓電平降低到等於或低於若沒有第一esd原本在所述第一節點上的參考電壓。
[0122]
在一些實施例中，耗散第一esd的電壓電平包括：逐漸導通電連接在i/o焊盤和第一節點之間的兩個或更多個串聯連接的二極體的串。在一些實施例中，該方法進一步包括：在沒有esd事件的正常操作模式期間，通過迫使引起洩漏電流的電壓逐漸升高來限制在i/o焊盤和第一節點之間流動的洩漏電流。導通兩個或多個串聯連接的二極體的串，二極體的
串電連接在i/o焊盤和第一節點之間。在一些實施例中，該方法還包括：耗散第二節點上的第二esd的電壓電平；並且其中耗散第二esd的電壓電平包括：將第二電流從第二節點通過第二esd器件傳遞到第一節點，這將第二esd的電壓電平降低到等於或低於若沒有第二esd原本在第一節點上的參考電壓。在一些實施例中，耗散第二esd的電壓電平包括：逐漸導通電連接在第二節點和第一節點之間的兩個或多個串聯連接的二極體的串。在一些實施例中，該方法進一步包括：在沒有esd事件的正常操作模式期間，通過迫使引起洩漏電流的電壓逐漸升高來限制在i/o焊盤和第一節點之間流動的洩漏電流。導通兩個或多個串聯連接的二極體的串，二極體的串電連接在第二節點和第一節點之間。在一些實施例中，該方法還包括：將第二電流通過電源鉗位器傳遞到第二節點。在一些實施例中，該方法還包括：將第一電流通過電源鉗位器傳遞到第二節點。
[0123]
在一些實施例中，用於輸入/輸出(i/o)焊盤的靜電放電(esd)保護網絡包括：第一esd器件，電連接在具有第一參考電壓的第一節點和i/o焊盤之間；第二esd器件，電連接在具有第二參考電壓的第二節點和i/o焊盤之間；第一組串聯電晶體，在具有第三參考電壓的第三節點和i/o焊盤之間；第二組串聯電晶體，在i/o焊盤和第二節點之間；電源鉗位器，在第一節點和第二節點之間；第三esd器件，電連接在第三節點和第一節點之間。
[0124]
在一些實施例中，第一esd器件具有串聯連接的數量n個二極體，n是正整數並且2≤n。在一些實施例中，數量n基於第一參考電壓和i/o焊盤的電壓之間的差δ。在一些實施例中，二極體中的每個具有與參考電壓vk基本相同的拐點電壓；並且數量n等於或大於一加上底函數，所述函數應用於所述差δ除以vk的比率使得
[0125]
前面概述了幾個實施例的結構，以便本領域技術人員可以更好地理解本公開的各個方面。本領域技術人員應當理解，他們可以容易地使用本公開作為設計或修改用於執行相同目的和/或實現本文介紹的實施例的相同優點的其他過程和結構的基礎。本領域技術人員也應該意識到，這樣的等效結構並不脫離本技術的精神和範圍，並且可以在不脫離本技術的精神和範圍的情況下對本文進行各種改動、替換和變更。