用於cmos技術的應變感應遷移率增強納米器件及工藝的製作方法
2023-09-21 12:39:55 2
專利名稱：用於cmos技術的應變感應遷移率增強納米器件及工藝的製作方法
技術領域：
本發明一般地涉及集成電路以及用於製造半導體器件的集成電路加工方法。更具體地說，本發明提供了一種使用應變矽結構製造MOS器件用於高級CMOS集成電路器件的方法與結構。但是應當認識到，本發明具有更廣闊的應用範圍。
背景技術：
集成電路已經從單個矽晶片上製備的少數互連器件發展成為數以百萬計的器件。當前集成電路提供的性能和複雜度遠遠超出了最初的預想。為了在複雜度和電路密度(即，在給定的晶片面積上能夠封裝的器件數目)方面獲得進步，最小器件的特徵尺寸(又被稱為器件「幾何圖形」)伴隨每一代集成電路的發展而變得更小。
日益增加的電路密度不僅提高了集成電路的性能和複雜度，也降低了消費者的成本。集成電路或晶片製造設備可能要花費數億甚至數十億美元。每個製造設備具有一定的晶圓產量。每個晶圓上具有一定數量的集成電路。因此，通過將集成電路的個體器件製備得更小，可以在每個晶圓上製備更多器件，這增加了製造設備的產出。把器件製備得更小非常有挑戰性，因為IC製造中使用的每道工藝都有極限。換句話說，給定的工藝通常只能向下達到某個特徵尺寸，之後要麼需要改變工藝要麼需要改變器件的布圖設計。此外，隨著器件需要越來越快的設計，某些現有工藝和材料存在工藝限制。
這種工藝的示例是製造MOS器件。這種器件現在變得越來越小，並且開關速度越來越快。儘管已經有了顯著的進步，但是這種器件仍舊存在很多限制。僅僅作為示例，這些器件必須變得越來越小，同時仍能提供用於開關的清楚信號，而這隨著器件變小變得愈發困難。換句話說，開關電源變得與無用的噪聲相同的數量級。此外，這些器件通常難於製造，並且一般需要複雜的製造工藝與結構。在本說明書尤其下文中將描述這些以及其它的限制。
從上文可以看出，需要一種用於加工半導體器件的改進技術。
發明內容
根據本發明，提供了用於製造半導體器件的集成電路加工技術。更具體地說，本發明提供了一種使用應變矽結構製造MOS器件用於高級CMOS集成電路器件的方法與結構。但是應當認識到，本發明具有更廣闊的應用範圍。
在具體實施例中，本發明提供了一種用於形成CMOS半導體集成電路器件的方法。該方法包括提供半導體襯底(例如，矽晶圓、絕緣體上矽)。該方法包括在半導體襯底上形成電介質層(例如，柵極氧化物或氮化物)，以及在電介質層上形成柵極層(例如，多晶矽、金屬)。該方法包括對柵極層圖案化以形成具有邊緣(例如，多個側面或邊)的柵極結構，以及在柵極結構上形成電介質層或電介質多層來保護具有邊緣的柵極結構。電介質層具有小於100納米的厚度。該方法包括使用電介質層作為保護層刻蝕鄰近柵極結構的源極區和漏極區，以及將矽鍺材料沉積到源極區和漏極區中，以填充所刻蝕的源極區和所刻蝕的漏極區。該方法優選地由形成在源極區和漏極區中的至少所述矽鍺材料來使源極區和漏極區之間的溝道區產生壓縮應變。
在另一具體實施例中，該方法提供了一種CMOS半導體集成電路器件。CMOS器件包括NMOS器件，其中NMOS器件包括柵極區、源極區、漏極區以及在源極區和漏極區之間形成的NMOS溝道區。在源極區和漏極區中形成碳化矽材料。碳化矽材料使溝道區處於拉伸模式。CMOS器件還具有PMOS器件，其中PMOS器件包括柵極區、源極區和漏極區。PMOS器件具有在源極區和漏極區之間形成的PMOS溝道區。在源極區和漏極區中形成矽鍺材料。矽鍺材料使溝道區處於壓縮模式。
在另一具體實施例中，本發明提供了一種用於形成CMOS集成電路器件的方法。該方法包括提供半導體襯底(例如，矽晶圓、絕緣體上矽)。該方法包括在半導體襯底上形成柵極層，以及對柵極層圖案化以形成具有邊緣的NMOS柵極結構和具有邊緣的PMOS柵極結構。該方法包括在NMOS柵極結構和PMOS柵極結構上分別形成電介質層來保護具有邊緣的NMOS柵極結構和具有邊緣的PMOS柵極結構。該方法優選地使用電介質層作為保護層同時刻蝕鄰近NMOS柵極結構的第一源極區和第一漏極區並刻蝕鄰近PMOS柵極結構的第二源極區和第二漏極區。該方法將矽鍺材料沉積到第一源極區和第一漏極區中以使PMOS柵極結構的第一源極區和第一漏極區之間的溝道區處於壓縮應變。該方法還將碳化矽材料沉積到第二源極區和第二漏極區中以使NMOS柵極結構的第二源極區和第二漏極區之間的溝道區處於拉伸應變。
在又一實施例中，本發明提供了一種PMOS集成電路器件。該器件具有半導體襯底，半導體襯底包括表面區和形成在半導體襯底內部的隔離區。柵極電介質層被形成在半導體襯底的表面區之上。PMOS柵極層被形成在表面區的一部分之上。PMOS柵極層包括第一邊緣和第二邊緣。器件具有在第一邊緣附近之中形成的第一輕摻雜區和在第二邊緣附近之中形成的第二輕摻雜區。該器件還具有在第一邊緣和第一輕摻雜區的一部分之上形成的第一側壁隔離物以及在第二邊緣和第二輕摻雜區的一部分之上形成的第二側壁隔離物。所形成的半導體襯底的第一刻蝕區鄰近第一側壁隔離物，所形成的半導體襯底的第二刻蝕區鄰近第二側壁隔離物。該器件具有在第一刻蝕區中形成的第一矽鍺材料以形成第一源/漏極區，還具有在第二刻蝕區中形成的第二矽鍺材料以形成第二源/漏極區。PMOS溝道區在第一矽鍺材料和第二矽鍺材料之間形成。第一矽鍺材料優選地包括高度高於表面區的第一表面，第二矽鍺材料包括高度高於表面區的第二表面。根據具體實施例，PMOS溝道區優選地具有壓縮應變的特性。
通過本發明，實現了許多優於傳統技術的優點。例如，該技術便於使用依賴於現有技術的工藝。在一些實施例中，該方法在每個晶圓的晶片方面提供了更高的器件產率。此外，該方法提供的工藝與現有工藝技術相兼容，而不用對現有設備和工藝進行實質性的修改。本發明優選地用於設計規則為90納米或更小的改良聯合工藝。此外，本發明通過將應變矽結構用於CMOS器件，提高了空穴的遷移率。取決於實施例，可以實現這些優點中的一個或多個。在本說明書尤其在下文中將詳細描述這樣和那樣的優點。
參考隨後的詳細說明和附圖，可以更全面地理解本發明的各種其它目的、特徵和優點。
圖1是根據本發明實施例的CMOS器件的簡化橫截面示圖；圖2是根據本發明實施例製造CMOS器件的方法的簡化流程圖；圖3至圖6是圖示了根據本發明實施例製造CMOS器件的方法的簡化橫截面示圖；圖7是根據本發明另一實施例的CMOS器件的簡化橫截面示圖；圖8至圖13是圖示了根據本發明另一實施例製造CMOS器件的方法的簡化橫截面示圖；圖14至圖19是圖示了根據本發明實施例製造CMOS器件的又一方法的簡化橫截面示圖。
具體實施例方式
根據本發明，提供了用於製造半導體器件的集成電路加工技術。更具體地說，本發明提供了一種使用應變矽結構製造MOS器件用於高級CMOS集成電路器件的方法與結構。但是應當認識到，本發明具有更廣闊的應用範圍。
圖1是根據本發明實施例的CMOS器件100的簡化橫截面示圖。該圖僅僅是示例，其不應當不適當地限制權利要求的範圍。本領域普通技術人員將認識到許多變化、替換和修改形式。如圖所示，CMOS器件包括NMOS器件107，其中NMOS器件107包括柵極區109、源極區111、漏極區113以及在源極區和漏極區之間形成的NMOS溝道區115。在優選實施例中，溝道區的寬度優選小於90納米。當然，可以存在其它的變化、修改和替換形式。
碳化矽材料被形成在源極區111和漏極區113中。換句話說，碳化矽材料在源極區和漏極區的刻蝕區中外延生長，以形成多層結構。碳化矽材料優選地使用N型雜質來摻雜。在一個具體實施例中，雜質是磷，且濃度在約1×1019至約1×1020原子/cm3之間。碳化矽材料使溝道區處於拉伸模式。碳化矽材料的晶格常數小於單晶矽的晶格常數。由於碳化矽的晶格常數較小，所以其使NMOS溝道區處於拉伸模式。在一個具體實施例中，該溝道區比單晶矽的長了約百分之0.7-0.8。NMOS器件在P型阱區中形成。當然，可以存在其它的變化、修改和替換形式。
CMOS器件還具有PMOS器件105，其中PMOS器件105包括柵極區121、源極區123和漏極區125。PMOS器件具有在源極區和漏極區之間形成的PMOS溝道區127。在優選實施例中，溝道區的寬度優選地小於90納米。PMOS器件在N型阱區中形成。N型阱區優選地使用N型雜質來摻雜。當然，可以存在其它的變化、修改和替換形式。
在上述源極區和漏極區中形成矽鍺材料。換句話說，在源極區和漏極區的刻蝕區中外延生長矽鍺材料以形成多層結構。矽鍺材料優選地使用P型雜質來摻雜。在一個具體實施例中，雜質是硼，且濃度在約1×1019至約1×1020原子/cm3之間。矽鍺材料使溝道區處於壓縮模式。矽鍺材料的晶格常數大於單晶矽的晶格常數。因為矽鍺的晶格常數較大，所以其趨向於使PMOS溝道區處於壓縮模式。在一個具體實施例中，該溝道區比單晶矽的短了約百分之0.7-0.8。
如圖所示，器件具有隔離區103，其形成在有源電晶體器件(例如MOS器件)之間。隔離區優選地使用淺槽隔離技術來製備。這種技術通常使用圖案化、刻蝕、以及用電介質材料(例如二氧化矽或類似的材料)填充溝槽等工藝。當然，本領域普通技術人員將認識到許多變化、替換和修改形式。可以在本說明書尤其在下文中找到製備CMOS器件的方法的其它細節。
參考圖2，一種根據本發明實施例製造CMOS集成電路器件的方法200可以簡要描述如下
1.提供半導體襯底(步驟201)，例如矽晶圓、絕緣體上矽；2.形成淺槽隔離區(步驟203)；3.在襯底的表面上形成柵極電介質層(步驟205)；4.在半導體襯底上形成柵極層；5.對柵極層圖案化，以形成具有邊緣的NMOS柵極結構和具有邊緣的PMOS柵極結構；6.在圖案化柵極層的邊緣上形成側壁隔離物並形成輕摻雜漏極區(步驟207)；7.在NMOS柵極結構和PMOS柵極結構上分別形成電介質層，以保護具有邊緣的NMOS柵極結構和具有邊緣的PMOS柵極結構；8.使用電介質層作為保護層，同時刻蝕鄰近NMOS柵極結構的第一源極區和第一漏極區並刻蝕鄰近PMOS柵極結構的第二源極區和第二漏極區(步驟209)；9.預處理刻蝕後的源/漏極區；10.遮蓋NMOS區；11.將矽鍺材料沉積到第一源極區和第一漏極區中，以使PMOS柵極結構的第一源極區和第一漏極區之間的溝道區處於壓縮應變(步驟211)；12.從NMOS區上剝離掩模；13.遮掩PMOS區；14.將碳化矽材料沉積到第二源極區和第二漏極區，以使NMOS柵極結構的第二源極區和第二漏極區之間的溝道區處於拉伸應變(步驟213)；15.在柵極層和源/漏極區上形成矽化物層(步驟215)；16.在NMOS和PMOS電晶體器件上形成中間電介質層(步驟217)；17.形成接觸區(步驟219)；18.執行後道工藝(步驟221)；以及
19.執行所需的其它步驟。
上述步驟序列提供了根據本發明實施例的方法。如圖所示，該方法使用的步驟組合包括形成CMOS集成電路器件的方法。也可以提供其它的替代形式，其中在不脫離權利要求範圍的條件下添加步驟，去除一個或多個步驟，或者以不同順序提供一個或多個步驟。本方法的其它細節將在本說明書尤其在下文中找到。
圖3至圖6是圖示了根據本發明實施例製造CMOS器件的方法的簡化橫截面示圖。該圖僅僅是示例，其不應當不適當地限制權利要求的範圍。本領域普通技術人員將認識到許多變化、替換和修改形式。如圖所示，該方法提供半導體襯底301(例如矽晶圓、絕緣體上矽)。半導體襯底是單晶矽。矽在晶圓的表面上取向為100方向。當然，可以存在其它的變化、修改和替換形式。該方法優選地在襯底中形成隔離區。在一個具體實施例中，該方法在半導體襯底的一部分中形成淺槽隔離區303。淺槽隔離區是通過圖案化、刻蝕以及將電介質填充材料沉積到溝槽區中而形成的。根據具體實施例，電介質填充材料通常是氧化物或氧化物與氮化物的組合。隔離區用來隔離半導體襯底中的有源區。
該方法在半導體的表面上形成柵極電介質層305。根據實施例，柵極電介質層優選地是氧化物或氮氧化矽。根據具體實施例，柵極電介質層優選為10-20納米或更小。該方法在半導體襯底上形成柵極層307。柵極層優選為使用原位摻雜或非原位注入技術進行摻雜的多晶矽。用於摻雜的雜質通常是硼、砷或磷，濃度在約1×1019至約1×1020原子/cm3之間。當然，本領域普通技術任意將認識到許多變化、修改與替換形式。
參考圖4，該方法對柵極層圖案化以形成具有邊緣的NMOS柵極結構401和具有邊緣的PMOS柵極結構403。該方法在圖案化柵極層的邊緣上可選地形成側壁隔離物並形成輕摻雜漏極區405、407。根據實施例，也可以沒有側壁隔離物。輕摻雜漏極區通常是使用注入技術形成的。對於PMOS器件，輕摻雜漏極區使用濃度在約1×1018至約1×1019原子/cm3之間的硼或BF2雜質。對於NMOS器件，輕摻雜漏極區使用濃度在約1×1018至約1×1019原子/cm3之間的砷雜質。該方法在NMOS柵極結構上形成電介質層以保護具有邊緣的NMOS柵極結構。該方法還在PMOS柵極結構上形成電介質保護層以保護具有邊緣的PMOS柵極結構。電介質保護層優選地對於PMOS和NMOS器件來說是相同的層。此外，其它適當的材料也可以用來保護PMOS和NMOS柵極結構，包括輕摻雜漏極區。
參考圖5，該方法使用電介質層作為保護層同時刻蝕鄰近NMOS柵極結構501的第一源極區和第一漏極區並刻蝕鄰近PMOS柵極結構503的第二源極區和第二漏極區。該方法使用包括含SF6或CF4的物質與等離子體環境的反應離子刻蝕技術。在優選實施例中，該方法對所刻蝕的源/漏極區執行預處理過程。根據具體實施例，對於90納米的溝道長度來說，每個刻蝕區域的深度在約100埃至約1000埃，長度在約0.1微米至約10微米，寬度在約0.1微米至約10微米。根據另一具體實施例，對於65納米的溝道長度來說，每個刻蝕區域的深度在約100埃至約1000埃，長度在約0.1微米至約10微米，寬度在約0.1微米至約10微米該方法在暴露PMOS刻蝕區的同時遮蓋NMOS區。該方法將矽鍺材料沉積到第一源極區和第一漏極區中，以使PMOS柵極結構的第一源極區和第一漏極區之間的溝道區處於壓縮應變。矽鍺是使用原位摻雜技術外延沉積的。換句話說，諸如硼之類的雜質在生長矽鍺材料的同時被引入。根據具體實施例，硼的濃度在約1×1019至約1×1020原子/cm3之間。當然，可以存在其它的變化、修改和替換形式。
該方法從NMOS區上剝離掩模。該方法在暴露NMOS刻蝕區的同時遮蓋PMOS區。該方法將碳化矽材料沉積到第二源極區和第二漏極區中，以使NMOS柵極結構的第二源極區和第二漏極區之間的NMOS溝道區處於拉伸應變。碳化矽是使用原位摻雜技術外延沉積的。換句話說，諸如磷(P)或砷(As)之類的雜質在生長碳化矽材料的同時被引入。根據具體實施例，上述雜質的濃度在約1×1019至約1×1020原子/cm3之間。當然，可以存在其它的變化、修改和替換形式。
為了完成根據本發明實施例的器件，該方法在柵極層和源/漏極區上形成矽化物層601。矽化物層優選為覆蓋在暴露的源/漏極區和圖案化柵極層的上表面上的含鎳層，例如矽化鎳。也可以使用其它類型的矽化物層。這樣的矽化物層包括矽化鈦、矽化鎢、矽化鎳等。該方法在NMOS和PMOS電晶體器件上形成中間電介質層。該方法隨後提供接觸區。其它的步驟包括執行後道工藝和所需的其它步驟。
上述步驟序列提供了根據本發明實施例的方法。如圖所示，該方法使用的步驟組合包括形成CMOS集成電路器件的方法。也可以提供其它的替代形式，其中在不脫離權利要求範圍的條件下添加步驟，去除一個或多個步驟，或者以不同順序提供一個或多個步驟。
圖7是根據本發明另一實施例的CMOS器件的簡化橫截面示圖。該圖僅僅是示例，其不應當不適當地限制權利要求的範圍。本領域普通技術人員將認識到許多變化、替換和修改形式。如圖所示，器件是PMOS集成電路器件。該器件也可以是NMOS等。該器件具有半導體襯底701(例如，矽、絕緣體上矽)，半導體襯底701包括表面區和在半導體襯底內部形成的隔離區703(例如，溝槽隔離)。柵極電介質層705被形成在半導體襯底的表面區上。PMOS柵極層707被形成在表面區的一部分上。根據具體實施例，柵極層優選為已經結晶化的摻雜多晶矽。根據具體實施例，摻雜的雜質通常是硼，濃度在約1×1019至約1×1020原子/cm3之間。
PMOS柵極層包括第一邊緣709和第二邊緣711。器件具有在第一邊緣附近形成的第一輕摻雜區713和在第二邊緣附近形成的第二輕摻雜區715。器件還具有在第一邊緣和第一輕摻雜區的一部分上形成的第一側壁隔離物721以及在第二邊緣和第二輕摻雜區的一部分上形成的第二側壁隔離物723。半導體襯底的第一刻蝕區鄰近第一側壁隔離物而被形成，半導體襯底的第二刻蝕區鄰近第二側壁隔離物而被形成。器件具有在第一刻蝕區716中形成的第一矽鍺材料717，用以形成第一源/漏極區，還具有在第二刻蝕區718中形成的第二矽鍺材料719，用以形成第二源/漏極區。矽鍺層是使用外延工藝生長的。根據具體實施例，矽鍺還使用諸如硼的雜質來摻雜，雜質濃度在約1×1019至約1×1020原子/cm3之間。
PMOS溝道區720在第一矽鍺材料和第二矽鍺材料層之間形成。第一矽鍺材料優選地包括高度高於表面區的第一表面725，並且第二矽鍺材料優選地包括高度高於表面區的第二表面727。器件具有在柵極層和源/漏極區之上的矽化物層。如圖所示，矽化物層優選地是在暴露的源/漏極區和圖案化柵極層的上表面上的含鎳層，例如矽化鎳。當然，可以存在其它的變化、修改和替換形式。可以在本說明書尤其在下文中找到本器件的其它細節。
一種根據本發明實施例製造CMOS集成電路器件的方法可以簡要描述如下1.提供半導體襯底，例如矽晶圓、絕緣體上矽；2.在半導體襯底上形成電介質層(例如，柵極氧化物或氮化物)；3.在電介質層上形成柵極層(例如，多晶矽、金屬)；4.對柵極層圖案化以形成具有邊緣的柵極結構(例如，多個側面或邊緣)；5.在柵極結構上形成電介質層或多層，以保護具有邊緣的柵極結構，其中電介質層小於1000埃；6.使用電介質層作為保護層，鄰近柵極結構刻蝕源極區和漏極區；7.將矽鍺材料沉積到源極區和漏極區中以填充所刻蝕的源極區和所刻蝕的漏極區；8.由形成在源極區和漏極區中的至少矽鍺材料使源極區和漏極區之間的溝道區處於壓縮應變，其中溝道區與圖案化柵極層的寬度大致相同；9.在圖案化柵極層上形成側壁隔離物；以及10.執行所需的其它步驟。
上述步驟序列提供了根據本發明實施例的方法。如圖所示，該方法使用的步驟組合包括形成CMOS集成電路器件的方法。也可以提供其它的替代形式，其中在不脫離權利要求範圍的條件下添加步驟，去除一個或多個步驟，或者以不同順序提供一個或多個步驟。
圖8至圖13是圖示了根據本發明另一實施例製造CMOS器件的方法的簡化橫截面示圖。該圖僅僅是示例，其不應當不適當地限制權利要求的範圍。本領域普通技術人員將認識到許多變化、替換和修改形式。
一種根據本發明另一實施例製造CMOS器件的方法簡要描述如下1.提供包括溝槽區(淺槽隔離)805的半導體襯底，其上包括PMOS 801和NMOS 803器件(見圖8)；2.形成上覆的氧化物層807和上覆的氮化矽層809；3.在NMOS器件上形成掩模層811；4.使用掩模層811保護NMOS器件，在PMOS器件上形成隔離物區901，如圖9所示；5.使用掩模層保護NMOS器件，形成PMOS器件的被刻蝕的源/漏極區903；6.去除掩模層，如圖10所示；7.將矽鍺填充材料1101沉積到所刻蝕的源/漏極區，如圖10所示，用以在PMOS器件的溝道區中產生應變區；8.形成NMOS器件的隔離物區1105，如圖11所示；9.在NMOS和PMOS柵極區的部分之上形成矽化物材料1201(例如，鎳、鉑、鈦)，如圖12所示；10.在隔離物區、NMOS和PMOS器件的表面區上形成氮化矽層1203；11.使用氮化矽層在NMOS器件中產生應變區，如圖12所示；12.在NMOS和PMOS器件上形成(多個)中間電介質層；13.形成到NMOS和PMOS器件中每個的源/漏極區的接觸區1301；以及14.執行所需的其它步驟。
上述步驟序列提供了根據本發明實施例的方法。如圖所示，該方法使用的步驟組合包括形成CMOS集成電路器件的方法。也可以提供其它的替代形式，其中在不脫離權利要求範圍的條件下添加步驟，去除一個或多個步驟，或者以不同順序提供一個或多個步驟。
圖14至圖19是圖示了根據本發明實施例製造CMOS器件的又一方法的簡化橫截面示圖。該圖僅僅是示例，其不應當不適當地限制權利要求的範圍。本領域普通技術人員將認識到許多變化、替換和修改形式。
一種根據本發明又一實施例製造CMOS器件的方法簡要描述如下1.提供包括溝槽區(淺槽隔離)的半導體襯底，其上包括PMOS和NMOS器件(見圖14)；2.形成上覆的氧化物層和上覆的氮化矽層，如圖14所示；3.在NMOS器件上形成掩模層1511；4.使用掩模層1511保護NMOS器件，在PMOS器件上形成隔離物區1501，如圖15所示；5.使用掩模層保護NMOS器件，形成PMOS器件的被刻蝕的源/漏極區；6.去除掩模層；7.將矽鍺填充材料1503沉積到所刻蝕的源/漏極區中，如圖15所示，用以在PMOS器件的溝道區中產生應變區；8.在NMOS和PMOS器件上形成氮化矽層，包括在NMOS器件上的氧化物層和氮化矽層的一部分上，如圖16所示；9.在PMOS器件上形成掩模1701，如圖17所示；10.形成NMOS器件的隔離物區1703，如圖17所示；11.形成NMOS器件的被刻蝕的源/漏極區1705；12.在所刻蝕的源/漏極區中形成碳化矽填充材料1801，以在NMOS器件的溝道區中產生應變區(例如，拉伸應變)；13.可選地在NMOS和PMOS柵極區的部分上形成矽化物材料(例如，鎳、鉑、鈦)，如圖18所示；14.在隔離物區、NMOS和PMOS器件的表面區上形成氮化矽層1901，如圖19所示；15.使用氮化矽層在NMOS器件中產生對所述應變區的額外應變(例如，拉伸應變)；16.在NMOS和PMOS器件上形成(多個)中間電介質層；17.形成到NMOS和PMOS器件中每個的源/漏極區的接觸區；以及
18.執行所需的其它步驟。
上述步驟序列提供了根據本發明實施例的方法。如圖所示，該方法使用的步驟組合包括形成CMOS集成電路器件的方法。也可以提供其它的替代形式，其中在不脫離權利要求範圍的條件下添加步驟，去除一個或多個步驟，或者以不同順序提供一個或多個步驟。
根據實施例，取決於應用，可以有多種方法來形成高拉伸或高壓縮應力氮化矽材料。僅僅作為示例，表1列出了用於高拉伸(HT)和高壓縮(HC)氮化矽的一些數據。
用於高拉伸和高壓縮應力SiN的沉積條件
當然，本領域普通技術人員將認識到多種修改、替換的變化形式。
還應當理解，這裡所描述的示例和實施例只是為了說明的目的，本領域的普通技術人員可以根據上述實施例對本發明進行各種修改和變化。這些修改和變化都在本申請的精神和範圍內，並且也在權利要求的範圍內。
權利要求
1.一種用於形成CMOS半導體集成電路器件的方法，該方法包括提供半導體襯底；在所述半導體襯底上形成電介質層；在所述電介質層上形成柵極層；對所述柵極層圖案化以形成具有邊緣的柵極結構；在所述柵極結構上形成電介質層來保護具有邊緣的所述柵極結構，所述電介質層具有小於1000埃的厚度；對在所述柵極結構之上的所述電介質層圖案化；使用所述圖案化的電介質層作為保護層刻蝕鄰近所述柵極結構的源極區和漏極區；將矽鍺材料沉積到所述源極區和漏極區中，以填充所刻蝕的源極區和所刻蝕的漏極區；以及由形成在所述源極區和漏極區中的至少所述矽鍺材料來使所述源極區和漏極區之間的溝道區產生壓縮應變。
2.如權利要求1所述的方法，其中所述電介質層小於300埃。
3.如權利要求1所述的方法，其中有效溝道區的長度等於所述柵極結構的寬度。
4.如權利要求1所述的方法，其中所述半導體襯底是矽材料。
5.如權利要求1所述的方法，其中所塑矽鍺材料是單結晶的。
6.如權利要求1所述的方法，其中所述矽鍺材料的矽鍺比為10％至20％。
7.如權利要求1所述的方法，還包括在包括矽鍺、柵極結構和邊緣在內的所述半導體襯底之上形成隔離物層。
8.如權利要求7所述的方法，還包括各向異性刻蝕所述隔離物層以在所述柵極層的邊緣上形成側壁隔離物。
9.如權利要求1所述的方法，其中所述沉積是利用外延反應提供的。
10.如權利要求1所述的方法，其中所述壓縮模式增加了所述溝道區中的空穴的遷移率。
11.一種CMOS半導體集成電路器件，所述器件包括包括柵極區、源極區和漏極區的NMOS器件；在所述源極區和漏極區之間形成的NMOS溝道區；在所述源極區和漏極區中形成的碳化矽材料；其中所述碳化矽材料使所述溝道區處於拉伸模式；以及包括柵極區、源極區和漏極區的PMOS器件；在所述源極區和漏極區之間形成的PMOS溝道區；在所述源極區和漏極區中形成的矽鍺材料；其中所述矽鍺材料使所述溝道區處於壓縮模式。
12.如權利要求11所述的器件，其中所述半導體襯底是矽材料。
13.如權利要求11所述的器件，其中所述NMOS溝道區具有小於90納米的長度。
14.如權利要求11所述的器件，其中所述PMOS溝道區具有小於90納米的長度。
15.如權利要求11所述的器件，其中所述碳化矽材料是單晶材料。
16.如權利要求11所述的器件，其中所述矽鍺材料是單晶材料。
17.如權利要求11所述的器件，其中所述NMOS溝道區的長度基本等於所述NMOS器件的柵極區的寬度。
18.如權利要求17所述的器件，其中所述長度恰好等於所述柵極區的寬度。
19.如權利要求11所述的器件，其中所述PMOS溝道區的長度基本等於所述PMOS器件的柵極區的寬度。
20.如權利要求19所述的器件，其中所述長度恰好等於所述柵極區的寬度。
21.一種用於形成CMOS集成電路器件的方法，所述方法包括提供半導體襯底；在所述半導體襯底上形成柵極層；對所述柵極層圖案化以形成具有邊緣的NMOS柵極結構和具有邊緣的PMOS柵極結構；在所述NMOS柵極結構形成電介質層來保護具有邊緣的所述NMOS柵極結構並在所述PMOS柵極結構上形成電介質層來保護具有邊緣的所述PMOS柵極結構；使用所述電介質層作為保護層同時刻蝕鄰近所述NMOS柵極結構的第一源極區和第一漏極區並刻蝕鄰近所述PMOS柵極結構的第二源極區和第二漏極區；將矽鍺材料沉積到第一源極區和第一漏極區中以使所述NMOS柵極結構的第一源極區和第一漏極區之間的溝道區處於壓縮應變；將碳化矽材料沉積到第二源極區和第二漏極區中以使所述PMOS柵極結構的第二源極區和第二漏極區之間的溝道區處於拉伸應變。
22.如權利要求21所述的方法，其中所述拉伸模式增加電子的遷移率。
23.如權利要求21所述的方法，其中其中所述壓縮模式增加空穴的遷移率。
24.如權利要求21所述的方法，其中所述PMOS器件的溝道區的長度為90納米或更小。
25.如權利要求21所述的方法，其中所述NMOS器件的溝道區的長度為90納米或更小。
26.如權利要求21所述的方法，其中所述矽鍺材料是外延型材料。
27.如權利要求21所述的方法，其中所述碳化矽材料是外延型材料。
28.如權利要求21所述的方法，其中所述矽鍺材料的厚度在約200埃至1000埃之間。
29.如權利要求21所述的方法，其中所述碳化矽材料的厚度在約200埃至1000埃之間。
30.如權利要求21所述的方法，還包括在所述NMOS柵極結構的邊緣上以及在所述PMOS柵極結構的邊緣上形成側壁隔離物。
31.如權利要求21所述的方法，其中沉積所述矽鍺材料的步驟是使用硼的原位摻雜工藝，硼的濃度在約1019至1020原子/cm3之間。
32.如權利要求21所述的方法，其中沉積所述碳化矽材料的步驟是使用磷的原位摻雜工藝，磷的濃度在約1019至1020原子/cm3之間。
33.如權利要求21所述的方法，還包括在第一源極區和第一漏極區以及第二源極區和第二漏極區上形成耐熔金屬層。
34.如權利要求21所述的方法，其中第一源極區是升高的第一源極區，第一漏極區是升高的第一漏極區；第二源極區是升高的第二源極區，第二漏極區是升高的第二漏極區。
35.一種PMOS集成電路器件，所述器件包括包括表面區的半導體襯底；在所述半導體襯底內部的隔離區；在所述半導體襯底的表面區之上的柵極電介質層；PMOS柵極層，所述PMOS柵極層包括第一邊緣和第二邊緣；在第一邊緣附近之中形成的第一輕摻雜區；在第二邊緣附近之中形成的第二輕摻雜區；在第一邊緣和第一輕摻雜區的一部分之上形成的第一側壁隔離物；在第二邊緣和第二輕摻雜區的一部分之上形成的第二側壁隔離物；所形成的鄰近第一側壁隔離物的半導體襯底的第一刻蝕區；所形成的鄰近第二側壁隔離物的半導體襯底的第二刻蝕區；在第一刻蝕區中形成的第一矽鍺材料，用以形成第一源/漏極區；在第二刻蝕區中形成的第二矽鍺材料，用以形成第二源/漏極區；以及在第一矽鍺材料和第二矽鍺材料之間形成的PMOS溝道區。
36.如權利要求35所述的器件，其中第一矽鍺材料包括高度高於所述表面區的第一表面，第二矽鍺材料包括高度高於所述表面區的第二表面。
全文摘要
本發明公開了一種CMOS半導體集成電路器件。該CMOS器件包括NMOS器件，其中NMOS器件包括柵極區、源極區、漏極區以及在源極區和漏極區之間形成的NMOS溝道區。在源極區和漏極區中形成碳化矽材料。碳化矽材料使溝道區處於拉伸模式。CMOS器件還具有PMOS器件，其中PMOS器件包括柵極區、源極區和漏極區。PMOS器件具有在源極區和漏極區之間形成的PMOS溝道區。在源極區和漏極區中形成矽鍺材料。矽鍺材料使溝道區處於壓縮模式。
文檔編號H01L27/092GK1941329SQ20051003031
公開日2007年4月4日 申請日期2005年9月29日 優先權日2005年9月29日
發明者陳軍, 楊士寧 申請人:中芯國際集成電路製造(上海)有限公司