多電壓識別（VID）功率架構、數字可合成低壓差調節器及用於改善功率門可靠性的裝置的製作方法
2024-04-01 04:11:05
本申請為分案申請，其原申請的申請日是2014年1月29日，申請號為201410148759.4，發明名稱為「多電壓識別(vid)功率架構、數字可合成低壓差調節器及用於改善功率門可靠性的裝置」。
背景技術：
現有的低壓差(ldo)調節器架構使用模擬電壓以控制ldo的柵極驅動。產生模擬電壓會需要細緻地設計產生模擬電路的電路。這些電路通常不能隨工藝技術很好地縮放。為了調節ldo的輸出電壓，在ldo的輸入電源電壓與輸出電壓之間會需要裕量(headroom)(例如，大約50mv至100mv)。關於模擬ldo的解決方案，存在很多挑戰。
例如，模擬ldo的反饋迴路的穩定性可能極其依賴於封裝寄生參數和輸出極點。結果，為了獲得反饋迴路的穩定性，會造成帶寬的損失。模擬ldo還可能在其輸出節點處表現出用於ldo正常運行的最小的壓差(例如，50mv至100mv)。當輸入電源降低時，這種最小壓差成為難題。由於影響dc設置點精度的增益限制，模擬ldo還會表現出有限的直流(dc)偏移誤差。在模擬設計方面也存在多種集成和設計難題，尤其是那些使用雙迴路架構的模擬設計。
附圖說明
本公開內容的實施例將從以下給出的的具體實施方式部分和本公開內容的各實施例的附圖中得到更全面的理解，然而，具體實施方式部分和附圖不應理解為將本公開內容限定於特定的實施例，而僅用於解釋和理解。
圖1是根據本公開內容的一個實施例的具有多個電壓識別信號的功率架構。
圖2是使用功率門(power-gate)為在相同性能水平運行的處理器模塊提供功率的片上系統(soc)的運行架構圖。
圖3是使用功率門為在不同性能水平運行的處理器模塊提供功率的soc的運行架構圖。
圖4是使用ldo為在不同性能水平運行的處理器模塊提供功率的soc的運行架構圖。
圖5是根據本公開內容的一個實施例的使用數字可合成ldovr(dldovr)為在不同性能水平運行的處理器模塊提供功率的soc的運行架構圖。
圖6是根據本公開內容的一個實施例的dldovr。
圖7是根據本公開內容的一個實施例的用於實現dldovr的控制器的數學模型。
圖8是示出了根據本公開內容的一個實施例的以旁路和ldo模式運行dldovr的時序圖。
圖9示出了根據本公開內容的一個實施例的有效功率門在功率門的集合體(bank)中輪轉的輪轉方案。
圖10示出了根據本公開內容的一個實施例的具有布置在集合體中的功率門器件的處理器核的平面圖。
圖11是示出了根據本公開內容的一個實施例的功率門的集合體中的有效功率門的輪轉的時序圖。
圖12是根據本公開內容的一個實施例的具有用於改善功率門的可靠性的多vid功率架構、dldovr和/或裝置的智能設備或計算機系統或soc。
具體實施方式
隨著多核處理器的出現，出於最佳功率性能的權衡，可以為片上系統(soc)中的各處理器(和/或處理器核)提供可變電源電壓。在一個實施例中，基於所要求的性能來設置到soc中的每個處理器的電源電壓。在一個實施例中，為每個基於電壓識別(vid)的處理器提供獨立電源。在這個實施例中，各處理器具有由其自身的vid控制的其自身的電源。在一個實施例中，如果soc中的一個處理器需要在較低的電源下運行(例如，因為其需要執行的工作負載較小)，該處理器的相關vid請求soc外部的電源模塊向該處理器提供較低的電源。在這個實施例中，其它請求在較高的電源下運行的處理器持續在較高的電源下運行，因為它們各自的vid通知電源模塊維持較高的電源。
在一個實施例中，在soc內部集成的集成調壓器(vr)用於為soc中的各處理器提供電源。在這個實施例中，固定的電壓功率軌被用作集成vr的輸入，並且由集成vr為各處理器產生基於vid的電源電壓。在一個實施例中，集成vr以從較高的輸入供電電壓開始的逐步降低的模式運行。在一個實施例中，集成vr通過級聯兩個vr——一個vr從電池電源(或電源插座)到soc，而另一個vr從soc內到與各處理器相關的獨立的vr——來運行。
實施例描述了一種裝置(例如soc、處理器、計算機系統等)，其包括：第一處理核；第二處理核；和功率控制單元(pcu)，其用於為該裝置之外的管芯外vr產生第一vid(也稱為外部vid)，第一vid導致產生用於第一處理核的第一電源；並產生不同於第一vid的第二vid(也稱為內部vid)，第二vid導致產生用於第二處理核的第二電源。
具有第一(外部)和第二(內部)vid的一個非限制性的效果是第一vid被設置用於以最優性能運行的處理核(例如，具有高頻率和功率需求的超頻(turbo)模式)，而第二vid和其它內部vid(即，soc之內)用於以較低的性能(例如，低功率模式、待機模式、休眠模式)運行的其它處理核。通過將vid分成外部和內部vid，能最優管理soc的整體功率性能，因為不同的處理器能夠在不同的電源上運行。
實施例描述了一種裝置，例如，數字低壓差(dldo)vr，其包括：能夠由數字總線控制的多個功率門電晶體，所述多個功率門電晶體用於為處理核提供第一電源，並用於接收作為輸入的第二電源；用於接收第一電源和產生代表第一電源的數字輸出的模數轉換器(adc)；用於接收代表第一電源的數字輸出和產生用於控制多個功率門電晶體的數字總線的控制器。
dldovr具有若干技術效果。一些非限制性的技術效果包括接近消除dldovr的控制器內的直流通路，因為其是在待機模式具有低靜態電流的合成邏輯。在一個實施例中，dldovr控制器的係數是可重新編程的，這允許dldovr中的迴路進行後期調諧，甚至在製造soc之後。在一個實施例中，dldovr的控制器補償dldovr的輸出節點上的極點，並因此在dldovr迴路內存在幾乎為零的dc增益誤差。實施例的dldovr允許功率門的軟啟動使用數字控制。dldovr的架構允許設計者採用類似的權重對功率門的分配進行控制，以確保到(由dldovr驅動的)負載的所有部分的功率傳輸均勻。
dldovr的實施例允許利用像非對稱/非線性增益函數的非線性控制特徵以改善vr的下降響應(droopresponse)。dldovr的實施例允許通過數字vid代碼限定輸入電壓，數字vid代碼在數字域中更加容易實現(相較於模擬電路)。由於較多的dldovr電路是數字式的(相較於通常的ldo)，dldovr的實施例允許集成較簡單的可測性設計(dft)電路。這種dft能夠允許高容量製造(hvm)測試。
實施例描述了一種用於改善功率門的可靠性的裝置，該裝置包含：多行功率門電晶體；和用於控制多行中每一行中的功率門電晶體的控制單元，其中控制單元用於隨時間輪轉功率門的有效行，使得全部的有效功率門在輪轉期間是相同的。
以上論述的裝置的一個非限制性的技術效果是器件老化和其它的可靠性問題(例如，電遷移，自身的加熱，等等)通過輪轉在功率門的集合體中的功率門的一個(或多個)有效行得以減輕。術語「有效」通常指的是開啟的器件。根據說明書，所述實施例的其它技術效果將是明顯的。
在下面的描述中，討論了很多細節以提供對本公開內容的實施例的更透徹的解釋。然而對本領域技術人員而言將顯而易見的是，本公開內容的實施例可在沒有這些特定的細節的情況下被實施。在其它實例中，以方框圖形式而不是詳細地示出公知的結構和器件，以便避免使本公開內容的實施例難以理解。
注意，在實施例的相應附圖中，以線來表示信號。一些線可以較粗，用以指示更多的組成信號路徑，和/或在一端或多端具有箭頭，用以指示主要信息流方向。這種指示並非旨在是限制性的。相反，結合一個或多個示例性實施例來使用這些線，以便更易於理解電路或邏輯單元。按照設計需要或偏好所規定的，任何所表示的信號實際上可以包括一個或多個信號，其可以在兩方向中的任意一方向上傳播，並可以以任何適合類型的信號方案來實現。
在說明書全文和權利要求書中，術語「連接的」表示在相連的事物之間的直接電氣連接，而沒有任何中間器件。術語「耦合的」表示在相連的事物之間的直接電氣連接，或者通過一個或多個無源或有源中間器件的間接連接。術語「電路」表示一個或多個無源和/或有源部件，布置它們以使其相互協作，以提供預期的功能。術語「信號」表示至少一個電流信號、電壓信號或數據/時鐘信號。「一」和「所述」的含義包括複數的引用。「在……中」的含義包括「在……中」和「在……上」。
術語「縮放」通常指的是將來自一種工藝技術的設計(示意圖和布局)轉換為另一種工藝技術。術語「縮放」通常還指在相同的技術節點內減小布局和器件尺寸。詞語「基本上」、「接近」、「近似」、「約為」、「約」通常指代在目標值的+/-20％內。
除非另有指明，使用序數詞「第一」、「第二」、和「第三」等來描述共同對象僅僅表明指代相似對象的不同實例，而並非旨在暗示如此描述的對象必須在時間上、空間上、排序上或以任何其它方式處於給定的順序。
為了實施例的目的，電晶體是金屬氧化物半導體(mos)電晶體，其包括漏極、源極、柵極和體端子。電晶體還可以包括三柵極和finfet電晶體。源極和漏極端子可以是相同的端子，在本文中可以互換地使用。本領域技術人員會理解，在不脫離本公開內容的範圍的情況下，也可以使用其它電晶體，例如雙極結型電晶體－bjtpnp/npn、bicmos、cmos、efet等。術語「mn」指示n型電晶體(例如，nmos、npnbjt等)，術語「mp」指示p型電晶體(例如，pmos、pnpbjt等)。
術語「功率狀態」或「功率模式」通常指的是處理器或soc的性能水平。功率狀態可以由2011年11月23日出版的5.0版本的高級配置與電源接口(acpi)規範來定義。然而，實施例並不限定於acpi功率狀態。也可以使用其它標準和非標準定義的功率狀態。
圖1是根據本公開內容的一個實施例的具有多個vid信號的功率架構100。在一個實施例中，功率架構100包括處理器101、功率模塊集成電路(pmic)102和作業系統103。
在一個實施例中，處理器101包括一個或多個處理核1051-n，其中『n』是大於1的整數。在一個實施例中，控制單元104(例如，功率控制單元(pcu)用於(例如，通過作業系統103)產生至少兩個vid代碼以對處理器101的各種部件進行供電。
在一個實施例中，pcu104向pmic102發出vid107(也稱為外部vid或第一vid)。在一個實施例中，pmic102是管芯外vr，即，未與處理器101集成在同一管芯上。在一個實施例中，pmic102位於和用於處理器101的封裝相同的封裝內。在一個實施例中，pmic102完全集成在處理器101內(即，pmic102與處理器101處於同一管芯上)。
在一個實施例中，vid107是7位的vid代碼。在其它實施例中，更少或更多位的代碼可用於表示vid。在一個實施例中，vid107是請求代碼，用於請求pmic102提供與vid107相對應的電源。在一個實施例中，pmic102接收外部電源106(例如，來自電源插座、計算機電池等)並產生與vid107相對應的經調解的第一電源108。例如，vid107指示pmic102，需要1.15v來向處理器101供電。pmic102然後產生作為第一電源108的經調節的1.15v電源。在一個實施例中，一些或全部處理核1051-n接收第一電源108。
在一個實施例中，pcu104向一些或全部處理核1051-n發出第二vid109(也稱為內部vid)。在一個實施例中，各處理器核接收獨立vid(為簡單起見，顯示為單條總線109)。在該實施例中，各獨立vid109為單個處理器核提供電源設置。在一個實施例中，各處理核包括數字低壓差(dldo)電壓調節器，例如1101-n，其中『n』是整數。參考圖6對dldovr進行描述。
回頭參考圖1，在一個實施例中，各dldovr接收作為輸入電源的第一電源108，並且還接收vid109，其用於指示dldovr為那個核產生輸出電源的特定電平。例如，dldovr1101接收vid109，並為使用1.15v的第一電源108的核-11051產生0.9v的經調節的電源。在另一個實例中，dldovr1102接收其相應的vid109，並為將1.15v的第一電源108用作輸入的核-21052產生0.9v的經調節的電源。利用以上的實例，在一個實施例中，甚至當第一電源108被外部vid107降低至1.0v的時候，dldovr1101也可以無縫地(即，對於負載無縫的)從先前的1.15v提供0.9v的經調節的電源。
在一個實施例中，單個處理器核1051-n經由集成的vr(例如，dldovr1101-n)耦合到第一電源108，且這些集成的vr的輸出電壓由內部vid109限定。在一個實施例中，內部vid109還是類似於外部vid107的7位代碼。在其它的實施例中，內部vid109和外部vid107具有不同的位數。
在一個實施例中，外部vid107的設置由想要以最高性能(例如，高功率和高頻率-超頻模式)運行的(處理器核1051-n中的)處理器核需要的電壓進行限定。在一個實施例中，那個處理器核的dldovr以旁路模式運行，並接收內部vid109，以使dldovr的控制器開啟dldovr的全部功率門。在該實施例中，對於所有其它具有較低性能需求的處理核而言，設置用於這些處理核的內部vid109，使得相應的dldovr(或集成vr)具有較低的輸出電壓以匹配所需性能的要求。
在一個實施例中，由於以最高性能運行的處理核將使其集成vr(即，dldovr)以旁路模式運行(即，所有或大部分的功率門都處於開啟狀態)，不存在由於兩個或更多的vr的級聯效應引起的功率損失(或損失接近於零)。在該實施例中，針對所有其它運行在較低性能模式的處理核，功率得以節省，因為按比例減小了用於相應的vr(即，那些以較低的性能模式運行的處理器的dldovr)的輸入電源電壓。在一個實施例中，當所有的處理核1051-n以相同的性能模式運行時，那麼所有的集成vr都處於旁路模式，並且由外部vid107設置用於處理核1051-n的電壓。在一個實施例中，不同的處理核可無縫地轉換進入不同的功率狀態，並且內部和外部vid(109和107)可根據各種不同的情況的需要而變化。
雖然圖1的實施例示出了具有利用dldovr1101-n的多個vid的功率架構，但在一個實施例中，其它電壓調節器的架構也可用於替代使用了多個vid的dldovr1101-n。
圖2是利用功率門為以相同的性能水平運行的處理器模塊供電的片上系統(soc)的運行架構圖200。應當指出，圖2的與任意其它附圖的元件具有相同的附圖標記(或名稱)的那些元件能夠以與所述方式相類似的任意方式運行或工作，但並不限於此。
架構圖200示出了soc201，其能以多種可能的性能模式運行。在該實例中，描述了三種性能模式——超頻模式202、高頻模式(hfm)203和低頻模式(lfm)204。這三種性能模式被列在soc201的左側，並由代表所述性能模式的運行電源電平的虛線分開。
例如，作為最高性能模式的超頻模式202以最高電源1.15v運行。在較高的電源下，設備用於以與在較低的電源下運行的相同設備相比更高的速度運行，而其它方面都是相同的。作為中等性能模式的hfm203以0.9v的電源運行。作為最低性能模式(例如，低功率模式，睡眠模式，待機模式，等等)的lfm204以0.75v的電源運行。雖然架構圖200示出了三種性能模式，但可使用任意數量的性能模式。描述了三種性能模式以避免使實施例難以理解。
架構圖200示出了pmic102，其接收來自電源(例如電池、壁裝插座等)的輸入電源106，並根據外部vid107產生經調節的第一電源108。輸入電源106通常高於第一電源108。例如，輸入電源106可以處於4.5v至2.6v的範圍內，而第一電源108處於1.5v至0.7v的範圍內。
所示出的soc201具有兩個處理器模塊——用於以三種模式中的任意一種模式運行的處理器模塊-1205-1和處理器模塊-2205-2。然而，soc201可具有任意數量的處理器模塊。在一個實施例中，各處理器模塊像處理器101一樣具有多個處理核1051-n。在一個實施例中，各處理模塊是處理核。
架構圖200示出了以超頻模式202運行的處理器模塊205-1和205-2，超頻模式202運行在1.15v。在一個實施例中，相應的dldovr1101和1102以旁路模式(即，以功率門模式，在該模式下所有(或接近所有)的功率門(在該實例中pg-1和pg-2)被開啟)運行，以便為處理器模塊205-1和205-2提供最高的電源。pg-1和pg-2以位於相應的處理器模塊205-1和205-2上方的虛線示出。在一個實施例中，內部vid109指示相應的dldovr1101和1102以所有功率門都開啟的旁路模式運行。例如，以pg-1和pg-2示出處於功率門模式中的dldovrs1101和1102。
圖3和圖4示出了soc的架構圖，其僅利用了常規的外部vid107(即，沒有引起用於處理器模塊的獨立的電源電平管理的內部vid)。
圖3是soc301的運行架構圖300，其利用功率門來為以不同性能水平運行的處理器模塊供電。應當指出，圖3的與任意其它附圖的元件具有相同的附圖標記(或名稱)的那些元件能夠以類似所述方式的任意方式運行或工作，但並不限於此。
soc301類似於soc201，只是soc301的處理器模塊運行在變化的性能模式中，而soc201的處理器模塊運行在超頻模式中。圖3類似於圖2，只是處理器模塊-2205-2運行在hfm203中，而處理器模塊-1205-1運行在超頻模式202中。
如果處理器模塊-2205-2繼續利用pg-2接收其電源，那麼為了使處理器模塊-2205-2在hfm203中運行，處理器模塊-2205-2降低運行頻率的同時，仍然繼續從pg-2(其從第一電源108得到該電源)接收較高的電源。架構圖300描繪了當soc301以較低效率運行時的情況，因為其利用pg-2(功率門)為處理器模塊-2205-2提供電源，並未針對處理器模塊-2205-2提供專用的較低的電源電平。
圖4是soc401的運行架構圖400，其利用ldo為運行在不同性能水平的處理器模塊供電。應當指出，圖4的與任意其它附圖的元件具有相同的附圖標記(或名稱)的那些元件能夠以類似所述方式的任意方式運行或工作，但並不限於此。
soc401類似於soc301，只是處理器模塊利用ldo而不是功率門來接收其各自的電源——處理器模塊-1205-1從ldo-1接收其電源，而處理器模塊-2205-2利用ldo-2接收其電源。為運行ldo，對輸入電源(第一電源108)進行調節，以便為處理器模塊提供輸出電源。為了使ldo正確運行，ldo可能需要電壓裕量。
為提供所述裕量，pmic102為ldo-1提供高於1.15v(例如1.3v)(參考圖2-3示出的，其僅利用功率門來為其各自的處理器模塊提供電源)的第一電源108，ldo-1為運行在超頻模式202中的處理器模塊-1205-1提供電源。利用ldo為處理器模塊提供電源，使用了實線(與用於功率門pg的虛線不同)。在該實例中，處理器模塊-2205-2接收較低的電源(例如，0.9v)，因為不同於圖3中的pg-2，ldo-2用於利用第一電源108(在該實例中為1.3v)來為處理器模塊-2205-2提供較低的經調節的電源。
相較於架構圖300中的處理器模塊-2205-2，架構圖300的處理器模塊-2205-2以較高的功率效率運行，因為ldo-2為處理器模塊-2205-2提供較低的電源，使其使用較低的電源和較低的頻率運行在hfm203(其是相較於超頻模式202而言較低的性能模式)中。然而，soc401相較於soc301而言會整體以較低的功率效率運行，因為，為了向功率模塊-1205-1提供電源，將較高的第一電源108提供給處理器模塊-1205-1。
圖5是根據本公開內容的一個實施例的soc501的運行架構圖500，其利用數字可合成(synthesizable)ldovr(dldovr)來為運行在不同性能水平的處理器模塊供電。應當指出，圖5的與任意其它附圖的元件具有相同的附圖標記(或名稱)的那些元件能夠以類似所述方式的任意方式運行或工作，但並不限於此。架構圖500應用參考圖1探討的多個vid，並解決了參考圖3-4探討的功率效率的問題。以免使本公開內容的實施例難以理解，參考圖1-4對圖5進行說明。
在一個實施例中，pmic102提供了第一電源108，其被設置為運行soc501中的處理器模塊的最高性能的水平。在架構圖500中，處理器模塊-1505-1運行在超頻模式202中，而處理器模塊-2505-2運行在hfm203性能模式中。由於超頻模式202在該示例中利用1.15v運行，pmic102經由pcu104提供的外部vid107將第一電源108設置為1.15v。在一個實施例中，將第一電源108提供給soc501的所有處理器模塊。
在一個實施例中，dldovr1101為處理器模塊-1505-1提供電源，而dldovr1102為處理器模塊-2505-2提供電源。在一個實施例中，來自pcu104的內部vid109指示dldovr1101以旁路模式運行，因為處理器模塊-1505-1以最高性能模式(即，超頻模式202)運行，最高性能模式採用最高電源水平(例如1.15v)運行。在該實施例中，dldovr1101通過開啟所有(或基本上所有)的功率門而以旁路模式運行，使得從第一電源108到提供給處理器模塊-1505-1的電源的功率下降最小或沒有功率下降。在該實施例中，由於dldovr1101沒有以ldo模式運行，所以dldovr1101無需專門的裕量，並且pmic102因此不需要提供像參考圖4提供的那樣的較高的電源。
在一個實施例中，dldovr1102為處理器模塊-2505-2提供電源。在一個實施例中，來自pcu104的內部vid109指示dldovr1102以ldo模式運行，因為處理器模塊-2505-2運行在相較於採用較低的電源電平(例如，0.9v，而非1.15v)運行的超頻模式(即，hfm203)而言較低的性能模式中。在該實施例中，dldovr1102通過以下方式而以ldo模式運行：在反饋迴路中運行並開啟足夠多的功率門，從而使得輸出電源從第一電源108降低至提供給處理器模塊-2505-2的電源(例如，0.9v)。在該實施例中，將較低的第一電源108(相較於圖4的第一電源108)作為輸入電源提供給dldovr1102，並且因此不會通過該實施例觀察到參考圖3和4描述的功率效率損失。
圖6是根據本公開內容的一個實施例的dldovr600(例如，dldovr1101)。應當指出，圖6的與任意其它附圖的元件具有相同的附圖標記(或名稱)的那些元件能夠以類似所述方式的任意方式運行或工作，但並不限於此。
在一個實施例中，dldovr600包括邏輯601和功率門602，用於為負載603提供選通電源613。在一個實施例中，邏輯601包括控制單元604、模數轉換器(adc)605和數模轉換器(dac)606。在一個實施例中，控制單元604包括控制器604a和解碼器604b。在一個實施例中，控制器604a接收adc605的輸出，以產生信號611，其代表功率門602的強度。在一個實施例中，解碼器604b接收信號611，並將其解碼為數字代碼612，以開啟/關斷功率門602。在一個實施例中，解碼器604b產生二進位編碼的數字代碼612。在一個實施例中，解碼器604b產生溫度計編碼的數字代碼612。在另一個實施例中，解碼器604b採用其它形式的編碼方案來產生數字代碼612。
在一個實施例中，解碼器604b接收來自pcu104的旁路信號，用於指示dldovr600以旁路模式運行。在一個實施例中，解碼器604b產生數字代碼612，用於在旁路信號表示旁路模式時，使所有(或基本上所有)的功率門開啟。在該實施例中，adc605和控制器604a的輸出是旁路的。在一個實施例中，當602的所有(或基本上所有)的功率門都開啟時，選通電源613基本上與未選通電源108(在電壓電平和電流驅動上)相同(與第一電源108相同)。在一個實施例中，當旁路信號表示dldovr600應當以正常模式(即，ldo模式)運行時，解碼器604b對來自控制器604a的信號611進行解碼。在該實施例中，adc605沒有被旁路，且從608到612的反饋迴路是工作的。
在一個實施例中，解碼器604b接收pgt_en信號(功率門啟用)用於啟用或停用功率門602。例如，當處理器模塊以lfm204(最低功率狀態)運行時，功率門602關斷，使得選通電源613浮置。在該實例中，pgt_en信號指示解碼器604b產生數字代碼612，其關斷功率門602中的所有的功率門器件。在一個實施例中，當啟用pgt_en信號時，解碼器604b以正常(即，ldo模式)或旁路模式運行。
在一個實施例中，控制器604a接收選通電源613的數字表示，並確定是否升高或降低選通電源613。在一個實施例中，在ldo模式期間，控制單元604使功率門602的器件開啟或關斷，以調整功率門602的有效電阻，從而實現用於(負載603的)給定負載電流的選通電源613。在該實施例中，功率門602類似具有寬運行範圍的線性調壓器那樣運行。在一個實施例中，控制器604a補償dldovr600內的任意主導極點。
在一個實施例中，功率門602包括p型器件(mp1-mpn，其中『n』是大於1的整數)，其具有耦合在未選通電源108和選通電源613之間的源極和漏極端子。在該實施例中，p型器件的柵極端子由數字代碼612驅動。在一個實施例中，功率門602包括n型器件(未示出)，其具有耦合在未選通電源108與選通電源613之間的源極和漏極端子。在該實施例中，n型器件的柵極端子由數字代碼612的逆代碼來驅動。在一個實施例中，功率門602包括耦合在未選通電源108與選通電源613之間的n型和p型器件的組合。在該實施例中，p型器件的柵極端子由數字代碼612來驅動，而n型器件的柵極器件由數字代碼612的逆代碼來驅動。
在一個實施例中，電阻器串聯耦合到n型和/或p型器件，其中(多個)電阻器的一端耦合到n型和/或p型器件的源極/漏極端子，而(多個)電阻器的另一端耦合到選通電源613。在其它的實施例中，電晶體和有源/無源器件的其它組合可用於實現可由數字代碼612(和/或數字代碼612的逆代碼)控制的功率門602。在一個實施例中，功率門602的器件在三極體區域(或線性區域)運行，並(通過控制單元604)通過開啟或關斷功率門602的器件來調整選通電源613。
在一個實施例中，dldovr600是兩極點系統。第一極點是與選通電源613相關聯的極點，其由負載603的阻抗和功率門602的輸出阻抗來限定。第二極點是由控制器604在原點引入的用於將穩態誤差減小到零的集成極點。在一個實施例中，控制單元604補償與選通電源613相關聯的極點，其由負載603的阻抗和功率門602(如從負載603看去)的輸出阻抗來限定。在該實施例中，與選通電源613相關聯的極點通過引入零點而不降低迴路增益和帶寬進行補償。由控制單元604執行的超前補償增強了dldovr600的帶寬和增益。執行超前補償的控制器604a的數學模型參考圖7進行描述。
回頭參考圖6，在一個實施例中，adc605是並行(flash)adc。在一個實施例中，adc605是有窗口的(windowed)並行adc。在一個實施例中，adc605是σ-△型adc。在另一個實施例中，adc605是全並行adc。在一個實施例中，adc605包括多個比較器，607-1至607-n，其中『n』是大於1的整數。在該實例中，n＝6，並且因此adc是具有六個比較器607-1至607-n的6位adc。在一個實施例中，比較器607-1是差分比較器，其從dac606接收輸入，並從選通電源613接收另一個輸入。比較器607-1的輸出是表示選通電源613是否高於或低於來自dac606的輸入的數位訊號，所述來自dac606的輸入是參考電壓總線606的參考電壓中的一個。
在一個實施例中，dac606接收內部vid109，並將其轉換為參考信號609的總線，參考信號609是內部vid109的模擬表示。在一個實施例中，dac606產生參考信號609的總線，參考信號609中的每一個均相隔10mv。在其它的實施例中，其它級別的間隔尺度可用於參考信號609。在一個實施例中，dac606採用串聯耦合在一起的一串電阻器來實現。在一個實施例中，dac606是電流導引型dac。在另一個實施例中，dac606是r/2rdac，其是二進位加權輸入型dac的替代。
在一個實施例中，比較器607-6接收來自參考信號609的總線的第一參考電壓。在一個實施例中，比較器607-6接收來自參考信號609的總線的第二參考電壓，該第二參考電壓比第一參考電壓大『x’mv。在一個實施例中，比較器607-1接收來自參考信號609的總線的第六參考電壓，該第六參考電壓比第一參考電壓大6倍的『x’mv。在其它的實施例中，參考信號609到adc605的比較器的分配順序可以反轉。
在一個實施例中，adc605的輸出610表示選通電源613的數字表示。在一個實施例中，輸出610由溫度計進行編碼，並通過溫度計到二進位轉換器(未示出)將其轉換為二進位代碼，且二進位代碼被提供給控制單元604。在其它的實施例中，adc605的輸出610直接由控制單元604接收，而無需從溫度計代碼轉換為二進位代碼。
在一個實施例中，控制單元604可利用rtl(寄存器硬體語言)合成，因為控制單元604的部件是數字的。在dldovr600中利用數字控制單元604有若干技術效果。特別是控制單元604的一些非限制性的技術效果，並且dldovr600通常包括近似地消除了dldovr600的控制單元604內的dc電流路徑，因為它是在待機狀態具有低靜態電流的合成邏輯。
在一個實施例中，控制器604a的係數是可重新編程的，這允許dldovr600中的迴路在後期進行調諧，甚至是在製造soc之後。在一個實施例中，控制器604a在dldovr600的輸出節點上對極點進行補償，並因此在dldovr迴路中存在幾乎為零的dc增益誤差。在一個實施例中，dldovr600允許利用數字代碼612對功率門602進行軟啟動。dldovr600允許設計者採用相似的權重來控制功率門器件(例如，mp1-mpn)的分配以確保到負載603的所有部分的功率傳輸均勻。例如，這將基於負載的哪個部分正在汲取電流來確保負載線不會引起不均勻的電壓降。
在一個實施例中，dldovr600允許採用類似非對稱/非線性增益函數的非線性控制特徵來改善vr的下降響應。例如，當至adc的誤差電壓足夠高，超過有窗口的adc的範圍時，假定誤差足夠高(即，超出界限)，從而使得dldovr600脫離了線性增益控制。在該情況下，在一個時鐘周期內立刻開啟602內大量的(可編程的)fet，以便為負載603提供額外的電荷。根據一個實施例，該非線性控制特徵被用於補償電源電壓608的下降。
在一個實施例中，dldovr600允許通過數字內部vid代碼109對輸入電壓(例如，參考信號609)進行限定，數字內部vid代碼109在數字域內更易於實現(相較於模擬電路而言)。在一個實施例中，dldovr600允許集成更簡單的dft電路，因為更多的dldovr600電路是數字的(相較於常規的ldo而言)。該些dft可以允許hvm測試。
利用dldovr600的一個動機是處理器或soc的處理器核(或模塊)能夠平滑地以小的步長(例如，10mv)從旁路模式轉換到調節模式(即，ldo模式)。這允許基於處理器和soc的性能而利用功率狀態的動態變化來調製選通電源613。在一個實施例中，由於管芯內隨機的和系統的工藝偏差，出於分級(binning)的目的，dldovr600還允許選通電源613針對處在相同的性能水平(例如，超頻模式202，hfm203，等等)上的各處理器核(或模塊)進行微調。由於工藝偏差，甚至為了在相同性能水平工作，不同的處理器核(例如，1051-n)可能需要不同的電壓。例如，較慢的處理器核可能需要較高的電源電壓以實現相同的性能，而較快的處理器核可能需要較低的電源電壓，用於實現與較慢的處理器相同的性能。在一個實施例中，內部vid109通過預定的(或可編程的)量，在不需要輸入輸出邏輯內的電壓電平轉換器的情況下，為各處理器核提供對電源電壓進行調諧的能力。在一個實施例中，預定的(或可編程的)量是+/-50mv。在其它實施例中，其它電壓電平可用於預定的(或可編程的)量。由於單個的處理器核能夠調諧為合適的電壓，該能力(經內部vid109)為系統節省了額外的功率。
圖7是根據本公開內容的一個實施例的用於實現dldovr600的控制器(例如，604a)的數學模型700。應當指出，圖7的與任意其它附圖的元件具有相同的附圖標記(或名稱)的那些元件能夠以類似所述方式的任意方式運行或工作，但並不限於此。
在一個實施例中，數學模型700包括第一延時級701(z-1)，其從adc605接收輸入610。在一個實施例中，延時級701的輸出由第二延時級702(z-1)接收。在一個實施例中，輸入610和其來自延時級701和702的延遲形式分別被增益級703(增益1)、704(增益2)和705(增益3)放大，其中『k』指代增益量。在一個實施例中，增益級703、704和705的輸出由求和單元706進行求和。
在一個實施例中，求和單元706的輸出被另一個邏輯單元707接收，其將輸出與先前的輸出值相加，並減去兩個信號。在一個實施例中，控制器604a的輸出611被第三延時級708(z-1)延遲。在一個實施例中，第三延時級708的輸出進一步被第四延時級709(z-1)延遲。在一個實施例中，第三和第四延時級的輸出被增益單元710(增益4)和711(增益5)放大。在一個實施例中，增益單元710和711的輸出被邏輯單元707接收。在一個實施例中，邏輯單元707從求和單元706的輸出中減去增益單元710和711的輸出，以產生輸出611。在一個實施例中，輸出611被解碼器604b解碼，以產生數字代碼612，用以控制功率門602。
在一個實施例中，邏輯單元707將增益添加到誤差信號，並添加積分功能，以便將dc誤差減小到零(或接近零)，並且還添加了極點和零點，以補償負載極點。誤差信號是調節器(例如，600)的輸出節點(例如，608)與參考節點(例如，609)之間的電壓差。在一個實施例中，添加的零點補償了負載極點的影響，並且在超過了某一頻率時，添加的極點確保了增益會衰減至低於0db。
圖8是示出了根據本公開內容的一個實施例的處於旁路和ldo模式中的dldovr(例如，600)的運行。應當指出，圖8中的與任意其它附圖的元件具有相同的附圖標記(或名稱)的那些元件能夠以類似所述方式的任意方式運行或工作，但並不限於此。
時序圖800示出了在具有兩個處理器模塊的soc(例如，501)內由dldovr(例如，600)進行的電壓調節。在該實例中，處理器模塊中的一個以lfm204運行(在該示例中，以0.75v的電源運行)，且另一個處理器模塊最初以超頻模式202運行並隨後以lfm204運行。時序圖800示出了由於運行在超頻模式202中的處理器模塊還進入待機模式(如同lfm204)，使得soc內所有的處理器模塊此時均以lfm204運行，而導致的用於處理器模塊的電源(第一電源108)從1.15v至0.75v的斜降。時序圖800示出了在斜降第一電源108之前，以高性能模式(例如，超頻模式202)運行的(處理器核1051-n中的)處理器核的性能通過減少處理器核的時鐘頻率而降低至較低的性能(例如，lfm204)，然後引入第一電源電壓108上的斜坡漸變。
從上方開始的第一個信號是iosfsb，其是外部vid107。外部vid107由pcu104提供至pmic102，用於設置第一電源108。從上方開始的第二個信號是vcc，其是第一電源108。vcc開始於1.15v，因為處理器模塊中的一個運行在需要1.15v的電源的超頻模式202中。該處理器模塊(以超頻模式202運行)的dldovr在功率門602的全部(或基本上全部)功率門開啟的情況下以旁路模式運行。
從上方開始的第三個信號是vr_mod0_ctrl(與圖6中的由解碼器604b作為輸入接收的旁路信號相同)。vr_mod0_ctrl對應於以超頻模式202運行的處理器模塊，且其隨後轉換為lfm204。從上方開始的第四個信號是vcc_mod0，其是由最初以超頻模式202並隨後以lfm204運行的處理器模塊的dldovr產生的電源(例如，選通電源613)。
在該實例中，第一電源108(與vcc相同)根據soc內最高運行的處理器模塊進行設定。由於以超頻模式202運行的處理器模塊使pcu104將第一電源108設置在1.15v(最高電源)，soc內所有的處理器模塊接收1.15v的第一電源108。隨後當最高運行的處理器模塊進入較低性能模式時(在這個實例中是進入lfm204)，pcu104使pmic102將第一電源108設置為0.75v，因為所有的處理器模塊均以該性能模式運行。
在這個實例中，最初以超頻模式202並隨後以lfm204運行的處理器模塊的pll(鎖相迴路)根據性能模式調整其頻率。從上方開始的第五信號是mod0_pll_clk，其是最初以超頻模式202並隨後以lfm204(即，pll將其頻率從2.4ghz降低至1.2ghz)運行的處理器模塊的pll信號。
在該實例中，soc內以lfm204運行的處理器模塊繼續以該模式運行。用於該處理器模塊的該dldovr最初以ldo模式運行，因為根據最高運行的處理器(其最初以超頻模式202運行)將第一電源108設置為1.15v。當以超頻模式202運行的處理器模塊開始以lfm204運行時，第一電源108從1.15v降低至0.75v。由於針對所有的處理器模塊降低了第一電源108，所以以lfm204運行(且其繼續以該模式運行)的處理器模塊的dldovr此時以旁路模式而非ldo模式運行。
從上方開始的第六信號是vr_mod1_ctrl，其表示用於最初以ldo模式運行並隨後進入旁路模式(因為所有的處理器均以lfm204運行，且第一電源108從1.15v降低至0.75v電源的lfm204)的處理器模塊的dldovr的運行模式。
從上方開始的第七個信號是vcc_mod1，其是由一直在0.75v以lfm204運行的處理器模塊的dldovr產生的電源。從上方開始的第八個信號是mod1_pll_clk，其是一直以lfm204運行的處理器模塊的pll時鐘信號。在該示例中，mod1_pll_clk保持在1.2ghz。
圖9示出了根據本公開內容的一個實施例的輪轉方案900，在該方案中，有效功率門在功率門的集合體內輪轉。應當指出，圖9的與任意其它附圖的元件具有相同的附圖標記(或名稱)的那些元件能夠以類似所述方式的任意方式運行或工作，但並不限於此。
如參考圖6所討論的，數字控制代碼61被用於開啟或關斷功率門602的功率門器件。由於功率門器件由開啟/關斷信號(而非模擬偏置信號)控制，所以功率門器件(例如，mp1-mpn)的溝道電阻對於給定的工藝拐點而言是固定的。在用於dldovr600的示例性運行情況下，當某一個功率狀態需要用於選通電源613的低輸出電壓時(例如，當處理器模塊從超頻模式202轉換為lfm204時)，為了產生跨越功率門器件(例如，mp1-mpn)的ir降以降低選通電源613的電壓，增大功率門器件(例如，mp1-mpn)的有效電阻。在一個實施例中，通過減少開啟的功率門器件的數量來增大功率門器件(例如，mp1-mpn)的有效電阻。
繼續以上的實例，對於給定的(負載603的)負載電流，由於目標輸出電壓(即，選通電源613)被降低，所以更多的電流經由開啟的給定的功率門器件泵出。存在對可以通過給定的與開啟的功率門器件相關的通路泵出的電流量的限值。超過了電流的限值會由於器件自身的熱量而引起可靠性故障(例如，電遷移)。
例如，工藝技術將每個功率門器件(例如，功率門602的mp1)的電流限值設定在大約45μa。假定功率門器件(例如，mp1)的標稱溝道電阻大約是500ω，其中每個功率門器件的電流限值是45μa，在不違反每個功率門器件45μa的可靠性電流限值的情況下，功率門器件兩端的最大電壓降是大約22mv。當可能需要大約630mv的ir降來產生選通電源613時，22mv是非常小的電壓降。為了克服這個和其它的問題，有效功率門在功率門的集合體中進行輪轉。
根據本公開內容的一個實施例，輪轉方案900示出了有效功率門器件的集合(其中有效的集合包括一個或多個開啟的功率門)如何按時輪轉。輪轉方案900示出了五個時間點-901、902、903、904和905。在一個實施例中，功率門602的功率門器件布置在集合體中。在一個實施例中，各集合體內的功率門器件在加權方案中集合在一起。例如，在一個實施例中，使用了二進位加權方案。在另一個實例中，使用了溫度計加權方案。
在該實例中，所示出的五組二進位加權功率門器件在集合體0內。該五組二進位加權功率門器件被標記為1至5。陰影組『1』是所述有效功率門的集合。在一個實施例中，當時間從901前進到902，控制器轉換有效功率門的集合，使得先前是關斷的功率門器件此時是開啟的，從而使功率門器件一致地老化。在該實施例中，在時間901開啟的功率門器件此時在時間902關斷，以避免可靠性問題。過程隨時間繼續，並且有效功率門器件的集合貫穿所述集合體進行輪轉。
圖10示出了根據本公開內容的一個實施例的具有布置在集合體中的功率門器件的處理器核(例如，1051)的平面圖1000。應當指出，圖10的與任意其它附圖的元件具有相同的附圖標記(或名稱)的那些元件能夠以類似所述方式的任意方式運行或工作，但並不限於此。
在一個實施例中，各處理器核(例如，1051)通過集總的功率門器件的集合進行供電，所述功率門器件作為一串電晶體而設置在頂部(例如，1002)和底部(例如，1003)。在一個實施例中，所述功率門器件的集合由多個集合體(例如，32個)組成，且它們水平向外展開。在一個實施例中，各集合體由行組成(例如，在1002和1003中各有16行)，並且集合體內的每行都具有單元(例如，8個單元)。在該示例性的實施例中，在功率門602和33列集合體1001中，有總共32×16×8＝4096個單元。
在一個實施例中，來自控制器的輸出代碼被發送到所有的集合體。在一個實施例中，列解碼器(未示出)還接收輸出代碼，其中耦合到各集合體的列解碼器確定集合體內的16×8＝128個單元中的哪一個需要開啟。在一個實施例中，控制器集成在pcu104內。在其他實施例中，控制器是獨立的邏輯單元。在一個實施例中，控制器可以由軟體(例如，作業系統)或硬體(例如，保險絲)取代。
繼續該實例，在每個集合體128個單元的情況下，使用7位的控制來控制集合體中的所有單元。在有效功率門器件的集合輪轉的這個實例中，應用於各集合體的7位代碼由循環迴路中的每個時鐘周期進行一位的移位。
在一個實施例中，當集合體內的一行或兩行被開啟時，對於大的壓差電壓，控制器確保每個時鐘周期開啟不同的功率門器件，以便在16個周期窗口期間將電流應力分布在整個集合體上。這將每行的壓力減小為1/16，並允許在沒有使功率門器件鰭狀物過熱和導致故障的情況下成功實現對功率門602的數字控制。
圖11是根據本公開內容的一個實施例的示出了功率門的集合體內的有效功率門的輪轉的時序圖1100。應當指出，圖11的與任意其它附圖的元件具有相同的附圖標記(或名稱)的那些元件能夠以類似所述方式的任意方式運行或工作，但並不限於此。
由於功率門器件(例如，602)被編程為開啟/關斷的開關，功率門器件為給定的未選通電源電壓(例如，108)和選通電源電壓(例如，601)提供了固定的溝道電阻。在一個實施例中，為實現用於選通電源電壓的目標電壓，針對輸入(例如，108)和輸出節點(例如，608)之間的較大電壓差，越來越大的電流必須通過給定的功率門器件溝道(例如，一個或多個mp1-n中的(多個)溝道)輸送。電流的增大產生了將電流輸送到負載603的金屬互連和器件溝道的可靠性問題。時序圖1100描繪了一種方法，用於通過採用代碼輪轉方案來減小功率門器件中的平均電流。在一個實施例中，延長代碼輪轉佔空比以便不妨害到溝道溫度和金屬應力。
時序圖1100示出了用於8-時鐘和16-時鐘代碼輪轉的代碼輪轉邏輯的時鐘和佔空比。從上方開始的第一個信號是時鐘信號。在一個實施例中，每個時鐘信號周期一行功率門進行輪轉。在這個實例中，時鐘信號是具有2.5ns周期的400mhz時鐘信號。從上方開始的第二組信號1101表示對於8周期輪轉方案哪些行的功率門是有效的。如圖所示，在時鐘信號的8個周期之後，功率門的有效行的輪轉完成。從上方開始的第二組信號1102表示對於16周期輪轉方案哪些行的功率門是有效的。在這個實例中，在時鐘信號的16個周期之後功率門的有效行的輪轉完成。
圖12是根據本公開內容的一個實施例的智能設備或計算機系統或soc，其具有多vid功率架構、dldovr和/或用於改善功率門的可靠性的裝置。圖12示出了一種行動裝置的實施例的框圖，在該設備中可以使用平面接口連接器。在一個實施例中，計算設備1600代表移動計算設備，譬如計算平板、行動電話或智慧型手機、啟用無線的電子閱讀器或其它無線行動裝置。將理解，某些部件通常被示出，且不是這樣的設備的所有部件都在計算設備1600中示出。
在一個實施例中，計算設備1600包括：第一處理器1610，其具有存儲器，該存儲器具有根據文本所述的實施例的圖1的多vid功率架構；和第二處理器1690，其具有存儲器，該存儲器具有根據文本所述的實施例的圖1的多vid功率架構。具有i/o驅動器的計算設備1600的其它方框也包括圖1的多vid功率架構。本公開內容的各實施例還可以在1670內部包括網絡接口，譬如無線接口，使得一種系統的實施例可併入無線設備，例如，手機或個人數字助理。
在一個實施例中，第一處理器1610包括圖6中的dldovr600。在一個實施例中，第二處理器1690包括圖6中的dldovr600。計算設備的其它方框還可包括圖6中的dldovr600。
在一個實施例中，第一處理器1610包括如在圖9中作為示例性實施例示出的用於改善功率門的可靠性的裝置。在一個實施例中，第二處理器1690包括如在圖9中作為示例性實施例示出的用於改善功率門的可靠性的裝置。計算設備1600的其它方框也可包括如在圖9中作為示例性實施例示出的用於改善功率門的可靠性的裝置。
在一個實施例中，處理器1610可包括一個或多個物理設備，例如微處理器、應用處理器、微控制器、可編程邏輯設備或其它處理裝置。由處理器1610執行的處理操作包括操作平臺或作業系統的執行，應用和/或設備功能在操作平臺或作業系統上執行。處理操作包括關於與個人用戶或與其它設備的i/o(輸入/輸出)的操作、與功率管理有關的操作和/或與將計算設備1600連接到另一設備有關的操作。處理操作也可包括與音頻i/o和/或顯示器i/o有關的操作。
在一個實施例中，計算設備1600包括音頻子系統1620，其代表與向計算設備提供音頻功能相關聯的硬體(例如，音頻硬體和音頻電路)和軟體(例如，驅動器、編碼解碼器)部件。音頻功能可包括揚聲器和/或耳機輸出以及麥克風輸入。用於這樣的功能的設備可集成到計算設備1600中，或連接到計算設備1600。在一個實施例中，用戶通過提供由處理器1610接收並處理的音頻命令來與計算設備1600交互作用。
顯示子系統1630代表為用戶提供視覺和/或觸摸顯示以與計算設備1600交互作用的硬體(例如，顯示設備)和軟體(例如，驅動器)部件。顯示子系統1630包括顯示接口1632，其包括用於向用戶提供顯示的特定的屏幕或硬體設備。在一個實施例中，顯示接口1632包括與處理器1610分離以執行與顯示有關的至少一些處理的邏輯。在一個實施例中，顯示子系統1630包括向用戶提供輸出和輸入的觸控螢幕(或觸摸板)設備。
i/o控制器1640代表關於與用戶的交互作用的硬體設備和軟體部件。i/o控制器1640用以管理硬體，所述硬體為音頻子系統1620和/或顯示子系統1630的部分。此外，i/o控制器1640示出連接到設備1600的額外設備的連接點，用戶可通過設備1600與系統交互作用。例如，可附接到計算設備1600的設備可包括麥克風設備、揚聲器或立體聲系統、視頻系統或其它顯示設備、鍵盤或小鍵盤設備、或用於特定應用(例如讀卡器或其它設備)的其它i/o設備。
如上所述，i/o控制器1640可與音頻子系統1620和/或顯示子系統1630交互作用。例如，通過麥克風或其它音頻設備的輸入可為計算設備1600的一個或多個應用或功能提供輸入或命令。此外，替代地或除了顯示輸出以外，可以提供音頻輸出。在另一例子中，如果顯示子系統1630包括觸控螢幕，顯示設備也充當輸入設備，其可以至少部分地由i/o控制器1640管理。在計算設備1600上也可能有額外的按鈕或開關來提供由i/o控制器1640管理的i/o功能。
在一個實施例中，i/o控制器1640管理設備，例如加速計、攝像機、光傳感器或其它環境傳感器或可被包括在計算設備1600中的其它硬體。輸入可以是直接用戶交互作用的部分以及向系統提供環境輸入以影響它的操作(例如對噪聲的過濾，調節亮度檢測的顯示，應用照相機的閃光燈或其它特徵)。
在一個實施例中，計算設備1600包括功率管理裝置1650，其管理電池電力使用，電池的充電和與省電操作有關的特徵。存儲器子系統1660包括存儲器設備，用於存儲計算設備1600中的信息。存儲器可以包括非易失性(在中斷給存儲器設備供電的情況下狀態也不改變)和/或易失性(在中斷給存儲器設備供電的情況下狀態不確定)存儲器設備。存儲器子系統1660可以存儲應用數據、用戶數據、音樂、相片、文檔或其它數據，以及與計算設備1600的應用和功能的執行有關的系統數據(長期的或臨時的)。
還作為用於存儲計算機可執行指令(例如，實現本文所述的任何其它過程的指令)的機器可讀介質(例如，存儲器1660)來提供實施例的要素。機器可讀介質(例如，存儲器1660)可以包括但不限於，快閃記憶體、光碟、cd-rom、dvdrom、ram、eprom、eeprom、磁卡或光卡，或者適合於存儲電子或計算機可執行指令的其它類型的機器可讀介質。例如，可以作為電腦程式(例如，bios)下載本公開內容的實施例，所述電腦程式可以經由通信鏈路(例如數據機或網絡連接)而通過數據信號的方式從遠程計算機(例如伺服器)傳送到請求的計算機(例如，客戶機)。
連接1670包括硬體設備(例如，無線和/或有線連接器和通信硬體)和軟體部件(例如，驅動器/協議堆棧)，以使得計算設備1600能夠與外部設備通信。計算設備1600可以是單獨的設備(例如其它計算設備)，無線接入點或基站，以及外圍設備，例如耳機、印表機或其它設備。
連接1670可以包括多個不同的連接類型。概括地說，以蜂窩連接1672和無線連接1674示出計算設備1600。蜂窩連接1672通常指代由無線載波提供的蜂窩網絡連接，例如經由gsm(全球移動通信系統)或變體或派生物，cdma(碼分多址)或變體或派生物，tdm(時分復用)或變體或派生物，或者其它蜂窩服務標準提供的蜂窩網絡連接。無線連接(或無線接口)1674指代不是蜂窩的無線連接，可以包括個域網(例如藍牙、近場等)、區域網(例如wifi)，和/或廣域網(例如wimax)，或其它無線通信。
外設連接1680包括硬體接口和連接器，以及軟體部件(例如，驅動器、協議堆棧)，用以實現外設連接。會理解，計算設備1600可以是其它計算設備的外圍設備(「至」1682)，並具有連接到它的外圍設備(「自」1684)。計算設備1600通常具有「對接(docking)」連接器，用以連接到其它計算設備，用於諸如管理(例如，下載和/或上載、改變、同步)設備1600上的內容的目的。另外，對接連接器可以允許設備1600連接到特定外圍設備，其允許計算設備1600控制例如到視聽或其它系統的內容輸出。
除了專用對接連接器或其它專用連接硬體以外，計算設備1600可以經由公共或基於標準的連接器實現外設連接1680。公共類型可以包括通用串行總線(usb)連接器(其可以包括任意數量的不同硬體接口)、包括minidisplayport(mdp)的displayport、高清晰度多媒體接口(hdmi)、firewire或其它類型。
說明書中提及「實施例」、「一個實施例」、「一些實施例」或「其它實施例」表示結合實施例說明的具體特徵、結構或特性包括在至少一些實施例中，但未必在全部實施例中。「實施例」、「一個實施例」或「一些實施例」的多處出現不一定全都指代相同的實施例。如果說明書表述「可以」或「可能」包括部件、特徵、結構或特性，則並非必須包括該具體部件、特徵、結構或特性。如果說明書或權利要求提及「一」元件，則並非表示僅存在一個所述元件。如果說明書或權利要求提及「一另外的」元件，則並非排除有多於一個的另外的元件的情況。
而且，在一個或多個實施例中可以以任何適合的方式組合具體特徵、結構、功能或特性。例如，第一實施例都可以與第二實施例結合，只要與兩個實施例相關的具體特徵、結構、功能或特性不是相互排斥的。
儘管已結合其特定實施例說明了本公開內容，但按照前述的說明，這些實施例的許多替換、修改和變化對於本領域普通技術人員來說將是顯而易見的。本公開內容的實施例旨在包含所有屬於所附權利要求的寬泛範圍中的此類替換、修改和變化。
另外，為了說明或論述的簡單，以便不使本公開內容難以理解，在呈現的附圖中可以示出或不示出到集成電路(ic)晶片和其它部件的公知的電力/接地連接。此外，可以以方框圖形式示出布置，以便避免使本公開內容難以理解，並且考慮到相對於這種方框圖布置的實現方式的具體細節與其中要實現本公開內容的平臺極為相關的事實(即這種具體細節應完全在本領域技術人員的視野中)。在闡述了具體細節(例如電路)以便說明本公開內容的示例性實施例的情況下，可以無需這些具體細節或藉助其變化來實踐本公開內容對於本領域技術人員來說應是顯而易見的。從而應將說明認為是示例性而非限制性的。
以下實例涉及進一步的實施例。一個或多個實施例中無論何處都可以使用實例中的具體細節。也可以相對於方法或過程來實現本文所述的裝置的所有可任選的特徵。
例如，在一個實施例中，一種裝置包括：第一處理核；第二處理核；以及功率控制單元(pcu)，其用於：為該裝置外部的管芯外調節器產生第一電壓識別信號(vid)，該第一vid導致產生用於第一處理核的第一電源；並產生不同於第一vid的第二vid，該第二vid導致產生用於第二處理核的第二電源。
在一個實施例中，該第二電源低於第一電源。在一個實施例中，該第二處理核運行在相較於第一處理核較低的功率模式。在一個實施例中，該第二處理核包括低壓差(ldo)調節器，用於響應於第二vid而產生第二電源。在一個實施例中，ldo調節器是數字ldo調節器。
在一個實施例中，該第一處理核具有數字低壓差(ldo)調節器，其用於以旁路模式運行，以產生第一電源。在一個實施例中，該第一處理核的數字ldo通過開啟基本上所有的功率門器件來以旁路模式運行，以便為第一處理核提供第一電源。在一個實施例中，pcu可由作業系統操作。
在另一個實例中，一種系統，包括：存儲單元；功率模塊集成電路(pmic)；以及耦合到pmic和存儲單元的處理器，處理器包括：第一處理核；第二處理核；以及功率控制單元(pcu)，其用於：為pmic產生第一電壓識別信號(vid)，第一vid導致產生用於第一處理核的第一電源；並產生不同於第一vid的第二vid，第二vid導致產生用於第二處理核的第二電源。
在一個實施例中，該系統進一步包括：用於允許處理器與另外的設備通信的無線接口；以及顯示單元。在一個實施例中，處理器是根據以上論述的裝置的。
在另一個實例中，一種裝置包括：可由數字總線控制的多個功率門電晶體，所述多個功率門電晶體用於為處理核提供第一電源，並接收作為輸入的第二電源；用於接收第一電源並產生代表第一電源的數字輸出的模數轉換器(adc)；以及用於接收代表第一電源的數字輸出並產生用於控制所述多個功率門電晶體的數字總線的控制器。
在一個實施例中，該裝置還包括數模轉換器(dac)，用於將電壓識別信號(vid)轉換為用於adc的多個模擬信號。在一個實施例中，vid由功率控制單元(pcu)產生。在一個實施例中，所述裝置還包括解碼器，用於對控制器的輸出進行解碼，以便產生用於控制所述多個功率門電晶體的數字總線。在一個實施例中，解碼器用於使該裝置通過開啟基本上所有的所述多個功率門電晶體來以旁路模式運行。在一個實施例中，該解碼器用於產生數位訊號，以使所有的所述多個功率門電晶體關斷。在一個實施例中，該控制器包括積分器。在一個實施例中，該控制器用於補償與具有第一電源的節點相關聯的極點。在一個實施例中，所述多個功率門電晶體是p型電晶體。
在另一個實例中，一種系統包括：用於提供電源的功率模塊集成電路(pmic)；以及耦合到pmic的處理器，該處理器包括：具有第一數字低壓差(ldo)調節器的第一處理核，所述第一數字低壓差(ldo)調節器包括可由數字總線控制的多個功率門電晶體，所述多個功率門電晶體用於為處理核提供第一電源，並從pmic接收作為輸入的電源；用於接收第一電源並產生代表第一電源的數字輸出的模數轉換器(adc)；以及用於接收代表第一電源的數字輸出並產生用於控制所述多個功率門電晶體的數字總線的控制器。
在一個實施例中，第一處理核是根據以上論述的裝置的。在一個實施例中，系統還包括具有第二數字ldo的第二處理核。在一個實施例中，處理器包括功率控制單元(pcu)，其用於為pmic產生第一電壓識別信號(vid)，第一vid導致產生用於第一數字ldo的電源。在一個實施例中，pcu還用於為第二數字ldo產生第二vid，第二vid不同於第一vid，第二vid導致產生用於第二處理核的第二電源。在一個實施例中，第一數字ldo用於通過開啟基本上所有的所述多個功率門電晶體而以旁路模式運行。
在一個實施例中，該裝置包括多行功率門電晶體；和用於控制所述多行中的各行中的功率門電晶體的控制器，其中控制器用於隨時間輪轉有效行的功率門，使得全部有效的功率門在輪轉期間是相同的。在一個實施例中，該裝置還包括多個集合體，其中各集合體包括多行功率門電晶體。在一個實施例中，該裝置還包括列解碼器，用於確定開啟或關斷各集合體中的哪些行的功率門電晶體。
在一個實施例中，控制器用於控制列解碼器。在一個實施例中，控制器用於在每個時鐘周期隨時間輪轉一有效行的功率門。在一個實施例中，所述多行功率門電晶體布置成二進位加權方案。在一個實施例中，所述多行功率門電晶體布置成溫度計加權方案。
在另一個實例中，一種系統包括：用於提供電源的功率模塊集成電路(pmic)；以及耦合到pmic的處理器，所述處理器包括：第一處理核，具有根據以上論述的裝置的功率模塊。在一個實施例中，所述多個功率門電晶體可由數字總線控制，所述多個功率門電晶體用於為處理核提供第一電源，並接收作為輸入的來自pmic的電源。
在一個實施例中，功率模塊還包括：用於接收第一電源並產生代表第一電源的數字輸出的模數轉換器(adc)；以及用於接收第一電源的多個功率門電晶體並產生用於控制所述多個功率門電晶體的數字總線的控制器。
在一個實施例中，所述系統還包括：用於使處理器能夠與其它設備通信的無線接口。在一個實施例中，所述系統還包括耦合到處理器的存儲單元。在一個實施例中，所述系統還包括顯示單元。
提供了摘要，其將允許讀者確定本技術公開內容的本質和要點。依據其不會用於限制權利要求的範圍或含義這一理解而提交了摘要。以下的權利要求由此包含在具體實施方式部分中，每一個權利要求都作為單獨的實施例而獨立存在。