多模式多級的充電泵的製作方法
2023-10-22 19:16:27 5
專利名稱：多模式多級的充電泵的製作方法
技術領域：
本發明涉及充電泵電路，其包含使用於具有多模式操作的集成電路的充電泵電路。
背景技術：
充電泵使用於集成電路設計，以提供高於集成電路可利用的供應電位的負電壓及正電壓。在某些集成電路中，需要一個以上的充電泵以適合於集成電路上的不同模式的操作，或適合於集成電路上的不同電路模塊。在集成電路上的充電泵適合於特定模式的操作或電路模塊，以使充電泵的性能符合以諸如輸出電壓電平、輸出電流電平與反應性的這些參數被驅動的負載的需求。
舉例而言，在包含快閃記憶體的集成電路裝置中，在一讀取模式期間可使用一第一充電泵，而在一編程或擦除模式期間可使用一第二充電泵。在讀取模式期間所使用的充電泵，是將連接至字符線驅動器並具有一相當高電容負載的一個輸出節點維持於高於供應電位的相當小增量且必須支持快速反應時間的電壓(一般是4至5伏特)。在編程或擦除模式期間所使用的充電泵提供相當高的電壓(一般是7至10伏特)，其應儘可能一致，以便維持遍及整個存儲器陣列的一致的編程或擦除性能。
充電泵常以串聯配置的多級來實施，其中各級提供一個電壓升壓的增量。因此，高電壓的充電泵的串聯級數常比低電壓的充電泵的串聯級數來得多。經由研究可知，藉由選擇性地增加或減少操作中的級數，多級的充電泵中串聯的數級可用以提供高電壓與低電壓模式。另外，多級的充電泵可以是對供應電位的改變、提供來驅動充電泵的時鐘頻率的改變、以及由充電泵所驅動的負載的改變是很敏感的。因此，已經發展數種技術以補償這些改變。代表性的多級的充電泵技術披露於美國專利第5,781,473號、美國專利第5,801,987號、美國專利第6,486,728號以及我們本身所取得的美國專利第6,573,780號。
一種具有多模式的集成電路的現有技術構造示於圖1中。圖1的集成電路包含一非易失性存儲器陣列10，其包含在方塊11中具有對應組的字符線驅動器的一字符線解碼器、一行解碼器12、及一對應組的行選通門13。一第一充電泵14(讀取)是在讀取模式期間使用，而一第二充電泵25是在編程與擦除模式期間使用。
第一充電泵14的輸出耦接至一讀取調整器15，並驅動一字符線電源節點AVX，其具有相當的負載電容，以節點AVX上的電容符號17表示。漏電流允許負載電容17上的電壓以隨著集成電路的溫度改變的速率降低。第一充電泵14被四相時鐘18所驅動，四相時鐘18是由一讀取電平檢測器19所回授控制。四相時鐘18是由將時鐘致能或禁能的一控制邏輯塊20所控制。第一充電泵對應一″慢時鐘(slow clock)″21而受到對應於輸入地址的一地址轉變檢測ATD系統22所致能。″慢時鐘″21操作以在低的讀取活動之間隔期間定期地致能第一充電泵14，藉以維持節點AVX的電壓，以使集成電路快速地反應讀取事件。ATD系統22是在讀取事件期間基於輸入地址的轉變是主動的，並在主動使用的周期期間維持節點AVX上的電壓於期望讀取電位。
第二充電泵25的輸出(編程/擦除)耦接至一編程/擦除模式調整器26，並在編程與擦除模式期間驅動一位線電源節點VPP，其在編程或擦除操作期間經由行選通門13耦接至陣列中。由第二充電泵25所驅動的負載電容並未顯示於圖中。然而，為了更一致的編程與擦除結果，理想上是可使電源節點VPP在編程與擦除操作期間具有一致的電壓電平。另外，在讀取模式期間，電源節點VPP典型地被以高於字符線電源節點AVX的電壓驅動。
第二充電泵25由一第二種四相時鐘27所驅動，第二種四相時鐘27是由一編程與擦除電平檢測器28所回授控制。第二充電泵25與第二種四相時鐘27適合於編程與擦除模式，藉以具有需要符合系統規格而以不同的時鐘頻率操作的不同數目的充電泵級。於此例子的第二充電泵是在為存儲器陣列10執行編程與擦除算法期間由一狀態機29致能。狀態機29對應一命令解碼器30而被管理，一般是對應於數據總線31上的數據信號及被施加至晶片的其它控制信號。
如圖1所示，具有一個以上的操作模式並需要數個充電泵以供多模式用的類似快閃記憶體裝置的現有技術集成電路，一般是需要以支持時鐘與其它邏輯的一個以上的充電泵電路。充電泵是相當大的電路，在集成電路上佔空間的電容器與其它組件。
理想上是可以提供讓多模式電路用的充電泵技術，其節省在一集成電路上的空間並改善集成電路的操作效率。
發明內容
本發明提供一種多模式充電泵電路，其包含對應於一組時鐘信號的具有單一充電泵的數個實施例。多模式充電泵的實施例包含多級，其利用電路以在第一模式期間將所有級設成串聯以便產生較高電壓輸出，並在第二模式期間將多級的子集設成串聯同時禁能其它級，以便產生較低的電壓輸出，同時於這兩種模式下維持高充電泵效率。
說明於此的多模式充電泵的實施例包含一預充電電路，其耦接到至少一對應級，並可於第一模式下以將較高的電壓從前級至多模式充電泵中的相對應的級的傳送予以致能的方式操作，且可於第二模式下以下述方式操作藉由譬如使用具有連接至一供應電位電源的一漏極且將低電壓施加至其柵極的一PMOS電晶體，來耦接輸入供應電位至相對應的級而沒有顯著的電壓損失，並將較高的電壓從前級至相對應的級的傳送予以禁能。於此上下文的顯著的電壓損失類似於從線性模式操作的電晶體的閾值降低的電壓損失。
說明於此的預充電電路包含一第一PMOS電晶體，其具有耦接至一供應電位電源的一源極接點、耦接至供應源節點的一漏極接點、以及一柵極；一第二PMOS電晶體，其具有耦接至電源節點的一源極接點、耦接至第一PMOS電晶體的柵極的一漏極接點、以及耦接至一控制節點的一柵極；以及一NMOS電晶體，其具有耦接至一參考供應源的一源極接點、耦接至第一PMOS電晶體的柵極的一漏極接點、以及耦接至控制節點的一柵極。當控制節點位於高電位時，第一PMOS電晶體的柵極受到低電壓偏壓，並傳送供應電位至供應源節點而沒有顯著的電壓損失。
在多模式充電泵的實施例中所提供的電路，用以於一第一模式提供一組具有可變頻率的時鐘信號，其頻率為一第一供應電位與溫度的函數，並於一第二模式下提供具有可變頻率的時鐘信號，其頻率為一第二供應電位與溫度的函數。在一例子中，第一函數對供應電位的改變呈一逆反關係且對於溫度的改變相當不敏感，而第二函數對於溫度的改變具有一直接關係且對供應電位的改變相當不敏感。
說明於此的充電泵設備包含多級，該多級包含一第一級、一最終級、以及串聯配置在第一與最終級之間的一個或多個中間級。每個級包含一供應源節點、一輸出節點與一通門。通門配置成用以在供應源節點處於較高電壓時將供應源節點耦接至輸出節點，並用以在輸出節點處於較高電壓時阻擋電荷從輸出節點回流至供應源節點。第一級的供應源節點耦接至一電源電壓。中間級的各個供應源節點耦接至在多級中的各前級的輸出節點。在多級中的最終級的供應源節點耦接至其前級的輸出節點，而其輸出節點一般經由一電壓調節器耦接至所欲由充電泵驅動的一負載。第一多個充電升壓電路耦接至在多級中的中間級與最終級的供應源節點。另外，第二多個充電升壓電路耦接至第一級、中間級與最終級的通門。
具有如上所述的第一與第二狀態的一個或多個預充電電路分別耦接至一個或多個中間級與最終級的供應源節點。預充電電路被利用以設計多個充電泵級，所採用的方法是施加使預充電電路耦接至對應的中間級以進入第二狀態，同時使導致預充電電路耦接至後級以進入第一狀態的控制信號。依此方式，於第二狀態下耦接至預充電電路的中間級變成供充電泵用的輸入級，且能經由譬如一電晶體接收一供應電位作為輸入而實質上沒有壓降。
一時鐘源提供多個時鐘信號至第一與第二多個充電升壓電路。多個時鐘信號的頻率在一第一模式期間依據一第一函數改變，而在一第二模式依據一第二函數改變，如上所述。集成電路上亦包含提供控制信號至一個或多個預充電電路與時鐘源的電路。
說明於此的技術提供可設計成在多模式環境下操作的充電泵技術，這些多模式環境包含於不同模式下使用不同時鐘以及於不同模式下使用不同數目的充電泵級。充電泵技術因此允許最佳化的功率效率以及在具有多重充電泵模式的單一集成電路上所需要的電容器的數目的減少。
說明於此的充電泵技術系適合於快閃記憶體，包含浮動柵存儲器技術與類似氮化層只讀存儲器的其它充電儲存技術。快閃記憶體裝置一般具有讀取與備用模式及編程或擦除模式。讀取與備用模式需要在遍及寬廣溫度範圍的快速反應時間，但需要相對較低的充電泵輸出電壓。編程或擦除模式需要較高的充電泵輸出電壓與對於改變的電源電壓呈現一致的輸出，而改變的電源電壓是供編程與擦除操作用，例如信道熱電子注入與頻帶至頻帶的隧道型感應生成熱電洞注入。說明於此的充電泵技術適合使用單一充電泵來提供這些模式的操作，藉以節省集成電路上所佔的面積並提供更有效的功率操作。
為使本發明的上述目的、特徵、和優點能更明顯易懂，下文特舉一較佳實施例，並結合附圖詳細說明如下。
圖1為一種現有技術的包含兩個充電泵的快閃記憶體裝置的方塊圖。
圖2為包含如說明於此的共享充電泵技術的快閃記憶體裝置的方塊圖。
圖3為供說明於此的充電泵技術的實施例用的時鐘源的簡圖。
圖4顯示適合使用於說明於此的共享充電泵構造中的多級的充電泵。
圖5顯示與圖4的多級的充電泵結合使用的控制電路。
圖6為使用於圖4的多級的充電泵的預充電電路的電晶體電平圖。
圖7顯示適合驅動圖4的多級的充電泵的多個時鐘信號。
第8-10圖顯示用以依據供應電位與溫度的函數產生一時鐘信號的代表電路。
圖11顯示用以基於第8-10圖的電路所產生的時鐘信號來產生多個非重迭時鐘信號的電路。
圖12顯示使用來取代第9與10圖的邏輯的輸出邏輯，用以於一種技術的實施例中產生一讀取與備用模式時鐘。
圖13為顯示使用圖12的電路的備用模式的操作的時序圖。
圖14顯示適合與第8-10圖的電路一起使用的電流鏡參考接腳(leg)與頻率控制電路，用以產生具有一頻率的一時鐘信號，此頻率為隨著具有對電源電壓的改變呈逆反關係並相對獨立於溫度的改變的函數。
圖15顯示適合與圖8與圖12的電路一起使用的電流鏡參考接腳與頻率控制電路，用以產生具有一頻率的一時鐘信號，此頻率為隨著具有對溫度的改變呈直接關係且相對獨立於電源電壓的改變的函數。
圖16顯示適合與圖2的雙模式的充電泵一起使用的一輸出電平檢測器。
圖17顯示一種供一時鐘信號用的替代時鐘產生器，此時鐘信號為隨著相對獨立於電源電壓的改變的函數。
圖18顯示供一時鐘信號用的一替代時鐘產生器，此時鐘信號為隨著對電源電壓的改變呈逆反關係的函數。
圖19顯示用以將第17與18圖的時鐘產生器的時鐘信號轉換成適合驅動圖4的多級的充電泵的四相時鐘的邏輯。
附圖符號說明10～存儲器陣列11～方塊12～行解碼器13～行選通門14～第一充電泵15～讀取調整器17～負載電容18～四相時鐘19～讀取電平檢測器20～控制邏輯塊21～慢時鐘22～ATD系統25～第二充電泵26～編程/擦除模式調整器27～第二種四相時鐘28～編程、擦除電平檢測器29～狀態機30～命令解碼器31～數據總線50～充電泵51～電平檢測器52～第一讀取時鐘53～第二編程/擦除時鐘54～時鐘多任務器62～第一種四相時鐘產生器63～第二種四相時鐘產生器64～時鐘緩衝器100～節點
101～105～級110～電晶體111～電晶體122～125～電容器131～135～電容器142～145～預充電電路151-155～級180～NOR門181～反相器200～節點201～節點800～電流鏡參考接腳801～第一接腳802～第二接腳803～第三接腳804～第四接腳805～頻率電壓控制電路820～反相器821～反相器900～反相器901～反相器902～NAND門903～NAND門904-911～反相器920～NOR門921、922～反相器923～NOR門924～延遲電路925～NOR門926～延遲電路927～930～反相器
940～NOR門941、942～反相器943、945～NOR門944、946～延遲電路947～950～反相器1000、1001～反相器1002、1003～NAND門1004～1009～反相器1010～脈衝產生器1011～NAND門1020～1024～反相器1300～脈衝1301～痕跡1400～參考接腳1401～節點1402～差動放大器1403～節點1405～反相器1406～節點1407～反相器1408～反相器1410～節點1411～穩定電容器1412～節點1423～電阻1500～參考接腳1501～節點1502～電阻1503～1505～節點1506～NAND門1507、1508～電晶體1510～NOR門
1511～延遲電路1512、1515～反相器1516～節點1517、1518～反相器1520～電容器1600～比較器1601～節點1602～穩定參考電壓1603、1604～傳輸門1605～反相器1606～電晶體1610～OR門1700～參考接腳1701、1702～輸出接腳1703～1705～電晶體1706～電阻1707、1708～電晶體1709～反相器1710～電阻1711、1712～電晶體1720～1722～電晶體1723～電容器1725～1727～電晶體1728～電容器1730、1731～反相器1732、1733～NAND門1734、1735～反相器1740、1741～電晶體1750、1751～電晶體1800～參考接腳1801、1802～輸出接腳1803～1805～電晶體
1806～電阻1807、1808～NMOS電晶體1809～反相器1810～運算放大器1811、1812～電阻1813～電晶體1900、1901-NOR門1902～反相器1903～NOR門1904～延遲電路1905～NAND門1906～反相器1907～反相器1908～延遲電路1909～NAND門1910～反相器1911～延遲電路1912～NAND門1913～反相器1920～NOR門1921～NOR門1922～反相器1923～NOR門1924～延遲電路1925～NAND門1926～反相器1927～反相器1928～延遲電路1929～NAND門1930～反相器1931～延遲電路1932～NAND門1933～反相器
具體實施例方式
以下參考圖2至19來提供所披露的技術的實施例的詳細說明。
圖2顯示具有多模式的集成電路以及高效率多模式充電泵的實施例，其可對照顯示於圖1的現有技術，其中類似的參考數字對應至類似的電路而不再說明。於圖2的本實施例中，單一的充電泵50的輸出耦接至讀取調整器15與編程/擦除模式調整器26兩者，以取代圖1的第一泵14與第二充電泵25。另外，單一的電平檢測器51為兩種操作模式提供回授。供充電泵50用的一時鐘源包含一第一讀取時鐘52、一第二編程/擦除時鐘53及一時鐘多任務器54，時鐘多任務器54可操作以將第一讀取時鐘的輸出或第二編程/擦除時鐘53的輸出耦接至充電泵50。在圖2中實施多模式充電泵的電路的操作更有效率，並於集成電路上利用比現有技術裝置較小的面積。
圖3顯示供一時鐘源用的簡單構造，此時鐘源於一第一模式下提供多個時鐘信號，在一第一模式下的時鐘信號的頻率改變為隨著具有對供應電位的改變呈逆反關係的函數，此時鐘源於一第二模式下提供的時鐘信號的頻率隨著具有對溫度的改變呈直接關係的函數改變。因此，一第一種四相時鐘產生器62與一第二種四相時鐘產生器63產生各組的四相時鐘。時鐘產生器62與時鐘產生器63的輸出被施加至一時鐘緩衝器64，其對應控制信號VP5ON與VP7ON進行切換，以輸出用以在例如參考圖4所說明的多級的充電泵中控制升壓的多個時鐘信號。在數個實施例的技術中，時鐘產生器62是由控制信號VP5ON致能，而時鐘產生器63是由控制信號VP7ON致能。因此，在一第一模式下，時鐘產生器63的(VP7ON)輸出是由時鐘緩衝器64施加成為多個時鐘信號，用以控制包含四相泵時鐘P[1:4]與P[1:4]_VP5的充電泵，其中四相泵時鐘P[1:4]如圖4所示地耦接至充電泵的最終級與最終兩個中間級，而P[1:4]_VP5如圖4所示地耦接至充電泵的輸入級與第一中間級。在一第二模式下，時鐘產生器62的(VP5ON)輸出是由時鐘緩衝器64施加，用以控制包含四相泵時鐘P[1:4]的充電泵，其中四相泵時鐘P[1:4]如圖4所示地耦接至充電泵的最終級與最終兩個中間級，而四相時鐘P[1:4]_VP5關閉。
圖4顯示一種代表性的四相充電泵，其包含串聯配置的第一多級及串聯配置的第二多級，第一多級驅動在輸出節點100上的輸出電壓，而第二多級驅動輸出節點100上的輸出電壓。其它實施例包含單一的串聯配置的多級。
於此例子中的第一多級包含一第一級101、一最終級105，及三個中間級102、103、104。每個級包含一供應源節點、一輸出節點及在供應源節點與輸出節點之間的一通門(pass gate)。舉例而言，第一級101具有一供應源節點，其耦接至供應電位VDD的一電源。第一級101的通門包含三阱(triple well)電晶體110，其漏極耦接至供應源節點，並耦接至電晶體110的p-阱與隔離n-阱。三阱電晶體110的柵極耦接至第一級101的輸出節點。第一級101的通門亦包含三阱電晶體111，其漏極耦接至供應源節點，並耦接至電晶體111的p-阱與隔離n-阱。三阱電晶體111的柵極耦接至三阱電晶體110的源極。三阱電晶體111的源極耦接至第一級101的輸出節點。在每一級102-105的通門是由兩個三阱電晶體所組成，這兩個三阱電晶體的設計成類似在充電泵的輸入級中的三阱電晶體110與三阱電晶體111，如圖4所示。
包含電容器122、123、124、125的第一多個充電升壓電路耦接至中間級102-104與最終級105中的供應源節點。包含電容器131、132、133、134、135的第二多個充電升壓電路分別耦接至在每一級101-105、在第一級101中的三阱電晶體111的柵極，且同樣在每一個後級的通門。來自顯示於圖3的時鐘源的四相時鐘信號如所顯示地配置，其中P2_VP5耦接至電容器131，P4_VP5耦接至電容器132，P2耦接至電容器133，P4耦接至電容器134，而P2耦接至電容器135。另外，P3_VP5耦接至電容器122，P1_VP5耦接至電容器123，P3耦接至電容器124，而P1耦接至電容器125。
多個預充電電路(PREC)142-145耦接至中間級102、103、104與最終級105的供應源節點。預充電電路142-145由指示VP7ON被斷定的控制信號VP7ENB，以及指示VP5ON或VP7ON被斷定的VP75ENB所控制。用以產生控制信號VP7ENB與VP75ENB的邏輯電路的一例示於圖5，其包含NOR門180與一反相器181。信號VP5ON與VP7ON被施加作為NOR門180的輸入。NOR門180的輸出為信號VP75ENB。信號VP7ON被施加作為反相器181的輸入，而反相器181的輸出為控制信號VP7ENB。
多個預充電電路142-145包含具有一第一狀態與一第二狀態的電路，第一狀態避免供應源節點大幅下降至供應電位以下，並允許供應源節點對應泵時鐘/電容器而於VDD之上的電平變動，還藉以執行一預充電與箝位功能。第二狀態將供應源節點耦接至供應電位VDD的電源，藉以將相對應的級與前級予以解耦接(斷開)。因此，控制電路提供時鐘與控制信號，用以使多級101-105以於所有級被致能的一第一模式下操作，而預充電電路142-145在第一狀態下充當標準預充電/箝位電路。控制電路亦提供時鐘與控制信號，用以使多級以一第二模式操作，於第二模式中，級103的供應源節點經由預充電電路143而耦接至供應電位VDD的電源，藉以將前級101與102予以禁能，並將級103、104與105予以致能。
圖4的充電泵包含一第二多級151-155，其與第一多級101-105平行配置。此電路以相同的方式設計，而最終級105與155的輸出節點於節點100耦接在一起。然而，第二多級151-155以一步反相(one step out-off-phase)的方式耦接至四相時鐘，如以減少輸出電壓的變動並增加節點100上的輸出電流的方式來顯示。
適合使用於圖4的系統的預充電電路的實施例示於圖6。預充電電路包含一第一PMOS電晶體M0、一第二PMOS電晶體M1及一NMOS電晶體M2。第一PMOS電晶體M0的源極耦接至一供應電位VDD的電源。第一PMOS電晶體M0的漏極與n-阱耦接至節點200，節點200耦接至充電泵中的相對應的級的供應源節點。第二PMOS電晶體M1的源極與n-阱耦接至第一PMOS電晶體M0的漏極及節點200。第二PMOS電晶體M1的漏極耦接至第一PMOS電晶體M0的柵極。NMOS電晶體M2的漏極耦接至第二PMOS電晶體M1的漏極及第一PMOS電晶體M0的柵極。NMOS電晶體M2的源極接地。第二PMOS電晶體M1與NMOS電晶體M2的柵極一起耦接至節點201，節點201接收供預充電電路用的控制信號(在圖4的電路中的VP75ENB與VP7ENB的其中一個)。在操作時，當節點201上的控制信號是高值時，第一PMOS電晶體M0的柵極為低值以導通電晶體M0，藉以將供應電位VDD的電源耦接至輸出節點200而沒有閾值降低或其它顯著的電壓損失。依此方式，供應電位VDD被施加至充電泵的相對應的級。當節點201上的控制信號A是低值時，第二PMOS電晶體M1導通，藉以將輸出節點200上的電壓0耦接至第一PMOS電晶體M0的柵極。於此情況下，預充電電路作為一預充電箝位器，以於輸出節點200下降至供應電位VDD以下時導通第一PMOS電晶體M0。然而，在操作期間，耦接至預充電電路上的節點200的泵節點(例如圖4的電晶體111的源極)將高於VDD，以使PMOS電晶體M0不導通，且並不影響充電泵的操作。
圖7顯示一時鐘信號CLK與對應時鐘信號所產生的一組四相時鐘信號P[1:4]，其因而具有藉由時鐘信號CLK的頻率的改變而調整的頻率。四相時鐘信號P[1:4]利用非重迭的轉變來實施，並配置成用以導致充電泵中的多級升壓充電於供應源節點上，並以將充電泵的輸出節點上的輸出電壓維持於提升電平的順序來將電荷傳送至輸出節點。藉由調整時鐘信號CLK的頻率，可調整充電泵的負載線，其中較高頻率導致更多電流流經多級，而較低頻率導致較少電流。
用以產生時鐘信號CLK與四相時鐘信號P[1:4]的一時鐘源的代表性實施例參考圖8-15作說明，其中圖8-10顯示可調整的時鐘的一基本電路。在圖8中顯示用以控制時鐘的頻率的電路，其包含供一電流鏡電路用的一參考接腳800，其具有四個輸出接腳801-804。一頻率控制電壓由電路805產生，並可被使用以滿足一供應電位與溫度的函數，更詳細地說明於下。以下參考圖14與15說明代表參考接腳800與頻率控制電壓電路805。
輸出接腳801包含串聯的PMOS電晶體MX1與MY1及NMOS電晶體MZ1，其驅動具電容器設計(被構成為電容器)的PMOS電晶體MC1，電晶體MC1具有耦接至一供應電位VDD的電源的源極與漏極以及耦接至電晶體MZ1的源極的一柵極。在電晶體MZ1的源極與具電容器設計的電晶體MC1的柵極之間的節點VD1是藉由使用耦接至回授信號CKB(參見圖9)的柵極的NMOS電晶體MV1，並使用具有耦接至控制信號ENB(參見圖10)的柵極的NMOS電晶體MW1而被預先設定至接地電位。這導致節點VU1同樣被預先設定成靠近接地電位。在第一接腳801的電流流動是由具有耦接至回授信號CKB的柵極的電晶體MX1致能。電晶體MV1的柵極耦接至電流鏡參考接腳800。在操作時，當CKB或ENB是高值時，節點VD1與VU1被預先設定成靠近接地電位。當CKB是低時，電流在接腳中的流動，而當ENB是低值時，電流對具電容器設計的電晶體MC1進行充電。這可導致節點VD1的電壓增加。當VD1相對於MZ1的柵極的電壓是足夠高以斷開電晶體MZ1時，節點VU1上的電壓快速地提升至供應電位。節點VU1上的電壓被施加至顯示於圖9的一反相器900，並操作以控制輸出時鐘信號CLK的時序，如下所述。
輸出接腳802包含串聯的PMOS電晶體MX2與MY2及NMOS電晶體MZ2，用以驅動一具電容器設計的電晶體MC2。在電晶體MZ2的源極與具電容器設計的電晶體MC2的柵極之間的節點VD2，藉由使用具有耦接至回授信號CK(參見圖9)的柵極的NMOS電晶體MV2，並使用具有耦接至控制信號ENB(參見圖10)的柵極的NMOS電晶體MW2而被預先設定成接地電位。這可導致節點VU2同樣被預先成設定靠近接地電位。第二接腳802的電流流動是由電晶體MX2致能，電晶體MX2的柵極耦接至回授信號CK。電晶體MV2的柵極耦接至電流鏡參考接腳800。除了相對於回授信號CK與CKB反相180度以外，輸出接腳802以與輸出接腳801相同的方式操作。節點VU2上的電壓被施加至如圖9所示的一反相器901，並操作以控制輸出時鐘信號CLK的時序。
輸出接腳803包含串聯的PMOS電晶體MX5與MY5及NMOS電晶體MZ5，以驅動一具電容器設計的電晶體MC5。在電晶體MZ5的源極與具電容器設計的電晶體MC5的柵極之間的節點VD5，藉由使用具有耦接至回授信號I5B(參見圖11)的柵極的NMOS電晶體MV5而被預先設定成接地電位。節點VU5藉由使用具有耦接至控制信號EN(參見圖10)的柵極的PMOS電晶體MU5而被預先設定成電源電壓VDD。這可導致節點VU5被預先設定成靠近VDD，而節點VD5被設定成取決於頻率控制方塊805的輸出的數值。在第三接腳803上的電流流動是由具有耦接至回授信號I5B的柵極的電晶體MX5所致能。電晶體MV5的柵極耦接至電流鏡參考接腳800。除了VU5從高值開始並於I5B為高值而EN為低值時被拉低然後回升以外，輸出接腳803以與輸出接腳801相同的方式操作。VU5被施加至反相器820並於輸出信號O5B導致一脈衝，輸出信號O5B被使用於產生四相時鐘，如圖11所示。
輸出接腳804包含串聯的PMOS電晶體MX6與MY6及NMOS電晶體MZ6，用以驅動一具電容器設計的電晶體MC6。在電晶體MZ6的源極與具電容器設計的電晶體MC6的柵極之間的節點VD6，藉由使用具有耦接至回授信號I6B(參見圖11)的柵極的NMOS電晶體MV6而被預先設定成接地電位。節點VU6具有類似節點VU5的負載，其使用具有耦接至一供應電位VDD的電源的柵極的PMOS電晶體MU6，其因此總是不導通。在第四接腳804上的電流流動是由具有連接至回授信號I6B的柵極的電晶體MX6致能。電晶體MV6的柵極連接至電流鏡參考接腳800。除了當I6B為高值時VU6被拉低以外，輸出接腳804系以與輸出接腳801相同的方式操作。VU6被施加至反相器821並驅動輸出信號O6B，其乃使用於產生四相時鐘，如圖11所示。
圖9與圖10顯示電路用以從在圖8的電路中產生的信號VU1與VU2產生具有可變頻率的一時鐘信號。VU1被施加至反相器900的輸入，反相器900的輸出被施加至三輸入NAND門902的一第一輸入。VU2被施加至反相器901的輸入，反相器901的輸出被施加至三輸入NAND門903的第一輸入。NAND門902的輸出耦接至NAND門903的第二輸入。同樣地，NAND門903的輸出耦接至NAND門902的第二輸入。NAND門902的第三輸入為控制信號EN。NAND門903的第三輸入為供應電位VDD。NAND門902的輸出被施加至串聯配置的一組反相器904、905、906。反相器905的輸出為信號CKB。NAND門903的輸出被施加至串聯配置的一組反相器907、908、909。反相器908的輸出為信號CK。反相器906的輸出以信號CLK驅動探針點(probe point)。反相器909的輸出未被連接。
圖10顯示具有串聯配置的反相器910與反相器911的電路。至反相器910的輸入為一控制信號CLKEN，其被施加以導通時鐘。反相器910的輸出為施加於圖8的電路的控制信號ENB。同樣地，反相器911的輸出為施加於圖8的電路的控制信號EN。
圖11顯示適合用以基於由圖9的電路產生的時鐘信號CK與CKB以及由圖8的電路產生的控制信號O6B與O5B，來產生四相非重迭時鐘信號P[1:4]的電路。
信號CK與O6B被施加作為NOR門920的輸入。NOR門920的輸出被施加至反相器921，其輸出被施加至反相器922的輸入以及NOR門923的輸入。反相器922的輸出提供在圖8的電路中所施加的控制信號I5B。至NOR門923的第二輸入為延遲電路924的輸出，延遲電路924具有於NOR門925的輸出產生的作為一輸入的信號4X。至NOR門925的第一輸入為NOR門920的輸出。NOR門925的第二輸入為延遲電路926的輸出，延遲電路926具有於NOR門923的輸出產生的作為一輸入的信號5X。NOR門923的輸出被施加至串聯的反相器927與反相器928，其產生時鐘信號P4。NOR門925的輸出被施加至串聯的反相器929與反相器930，其產生一時鐘信號P1。
信號CKB與O5B被施加作為至NOR門940的輸入。NOR門940的輸出被施加至反相器941，其輸出被施加至反相器942的輸入及NOR門943的輸入。反相器942的輸出提供在圖8的電路中所施加的控制信號I6B。至NOR門943的第二輸入為延遲電路944的輸出，延遲電路944具有作為一輸入的信號7X，其繫於NOR門945的輸出產生。至NOR門945的第一輸入為NOR門940的輸出。NOR門945的第二輸入為延遲電路946的輸出，延遲電路946具有作為一輸入的信號6X，其是於NOR門943的輸出所產生。NOR門943的輸出被施加至串聯的反相器947與反相器948，其產生時鐘信號P2。NOR門945的輸出被施加至串聯的反相器949與反相器950，其產生一時鐘信號P3。
信號CLK與非重迭四相時鐘信號P[1:4]之間的關係顯示於圖7，如上所述。電路的配置能使非重迭四相時鐘信號P[1:4]中的相位轉變彼此抵銷，並以適合升壓以於充電泵中的多級上傳送電荷的順序切換。
在本發明的一實施例中，圖8-10的電路用來提供在編程/擦除模式中的時鐘信號。圖8的電路805產生的頻率控制電壓被施加，以依據一供應電位與溫度的函數來增加並減少時鐘信號CLK的頻率。於一實施例中，供應電位與溫度的函數為對於供應電位呈一逆反關係，且實質上對於溫度改變不敏感。依此方式，當供應電位改變時，充電泵所提供的輸出電壓與功率可維持更固定以供裝置上的編程與擦除操作用。
在一實施例的技術中，在讀取模式與備用模式期間所使用的時鐘系利用類似圖8的電路並以圖12的電路置換第9與10圖的電路而產生。VU1(來自被實施以供讀取與備用模式用的圖8型式的電路)被施加至反相器(IV)1000的輸入，反相器1000的輸出被施加至三輸入NAND門1002的第一輸入。VU2被施加至反相器1001的輸入，反相器1001的輸出被施加至三輸入NAND門1003的第一輸入。NAND門1002的輸出耦接至NAND門1003的第二輸入。同樣地，NAND門1003的輸出耦接至NAND門1002的第二輸入。NAND門1002的第三輸入為脈衝產生器1010的輸出。NAND門1003的第三輸入為在NAND門1011的輸出的控制信號ENO。NAND門1002的輸出被施加至串聯配置的一組反相器1004、1005、1006。反相器1005的輸出是信號CKB。NAND門1003的輸出被施加至串聯配置的一組反相器1007、1008、1009。反相器1008的輸出是信號CK。反相器1006的輸出利用信號CLK驅動探針點。反相器1009的輸出未被連接。信號CK與CKB被施加至類似顯示於圖11的電路，以產生四相非重迭時鐘P[1:4]。
當充電泵的輸出降低至目標閾值以下時，供圖12的邏輯用的致能電路由信號PMPEN所控制，信號PMPEN於一電平檢測器的輸出產生，類似圖2的電平檢測器51。另外，來自這組非重迭時鐘P[1:4]的時鐘信號P2被回授。因此，信號P2被施加至驅動反相器1021的反相器1020的輸入，而反相器1021的輸出連接至NAND門1011的輸入。信號PMPEN耦接至反相器1022的輸入，反相器1022的輸出連接至NAND門1011的輸入。NAND門1011的輸出EN0被施加至三輸入NAND門1003的第三輸入，如上所述。另外，其連接至驅動反相器1024的輸入的反相器1023的輸入。反相器1023的輸出為回授至圖8的電路的控制信號ENB。反相器1024的輸出為控制信號EN，其回授至圖8的電路。因此，只要信號PMPEN是高值，電路就會被致能。當信號P2在PMPEN走低之後走高時，電路就會被禁能。依此方式，讀取與備用模式時鐘會在時鐘信號P2的低至高轉變之後關閉。
圖13顯示闡明在讀取與備用模式期間的時鐘產生器的操作的時序圖。在備用模式期間，控制信號VP5ON由控制邏輯塊20對應慢時鐘21而斷定以產生脈衝1300。如果PMPEN在此間隔期間走高，則時鐘信號被致能以對節點AVX進行再充電，如顯示於脈衝1300上方的區域的痕跡1301。時鐘信號P2在那間隔期間正常轉變。當AVX的電壓到達期望的閾值時，信號PMPEN走低，而在P2的下一個低至高轉變之後，供充電泵用的時鐘被禁能。節點AVX的電壓將衰減，如痕跡1301所表示，直到VP5ON的下一個脈衝為止。在主動讀取操作期間，VP5ON於每個地址轉變被斷定，而信號PMPEN將更常達到高值，且藉由控制時鐘的頻率，此時鐘將適合於視需要維持信號電壓AVX。
圖14顯示可用以滿足一供應電位與溫度的函數的電流鏡參考接腳800與頻率電壓控制電路805的實施例。尤其，顯示於圖14的實施例實施一頻率電壓控制電路，其依據具有對於供應電位的改變呈逆反關係且對於溫度改變相當不敏感的函數來操作圖8的電路。
圖14的電路包含供圖8的電流鏡用的參考接腳1400。參考接腳的參考電壓提供於節點1401上。參考接腳包含串聯連接的PMOS電晶體MX0、PMOS電晶體MY0與PMOS電晶體MR3。電晶體MX0的柵極接地，且總是於導通狀態下受到偏壓。電晶體MY0的柵極耦接至節點1401以及電晶體MY0的漏極。電晶體MR3的n-阱耦接至其源極及節點1401，且其柵極耦接至差動放大器1402的輸出。電晶體MR3的漏極經由電阻1423接地。另外，電晶體MR3的漏極亦耦接至差動放大器1402的一輸入。差動放大器1402的第二輸入為於節點1403的一能帶隙參考電壓。於節點1403的能帶隙參考電壓亦被施加至差動放大器1402的一偏壓接點。如所連接的差動放大器1402操作以於參考接腳1400建立一定電流。一PMOS電晶體M0的漏極耦接至節點1401，而其源極耦接至一供應電位VDD的電源。電晶體M0的柵極耦接至控制信號EN，其從顯示於圖10的電路被回授。控制信號EN同樣被施加至差動放大器1402的一致能輸入。
控制信號EN亦被施加至反相器1405的輸入，而反相器1405的輸出耦接至NMOS電晶體MU4的柵極。電晶體MU4的源極接地，而電晶體MU4的漏極耦接至節點1406。節點1406耦接至具電容器設計的PMOS電晶體MU0的柵極，電晶體MU0的源極與漏極耦接至一供應電位VDD的電源。控制信號EN亦耦接至反相器1407的輸入，反相器1407的輸出耦接至反相器1408的輸入。反相器1407的輸出耦接至PMOS電晶體MU3的柵極，PMOS電晶體MU3的源極耦接至節點1406，而其漏極耦接至節點1401。節點1401系耦接至具電容器設計的PMOS電晶體MU1與MU2的柵極，電晶體MU1與MU2的源極與漏極接點耦接至一供應電位VDD的電源。因此，當控制信號EN是低值時，節點1406被下拉至接地電位。當控制信號EN是高值時，節點1406經由電晶體MU3耦接至節點1401。此種包含電晶體MU3的電路被設計成在對應EN信號而導通時調整節點1401上的電容，同時亦在其導通之後穩定操作。
頻率控制電壓REF利用穩定電容器1411，並藉由包含配置成分壓器的電阻R1與R2、NMOS電晶體MZEN、NMOS電晶體MR2及PMOS電晶體MR1的電路而施加於節點1410。電阻R1與R2串聯配置在一供應電位VDD的電源與電晶體MZEN的漏極之間。電晶體MZEN的源極接地。電晶體MZEN的柵極系耦接至控制信號EN。在電阻R1與R2之間的節點1412系耦接至電晶體MR2的源極，電晶體MR2的柵極與漏極耦接至節點1410。電晶體MR1的漏極耦接至節點1410，而電晶體MR1的源極耦接至一供應電位VDD的電源且其柵極接地。穩定電容器1411耦接在節點1410與此種電位的電源之間。因此，在節點1410的電壓REF具有由節點1412的電壓所決定的數值，其隨供應電位的增加而增加，並隨供應電位的減少而減少。當此種電壓REF施加作為顯示於圖8的電路中的電晶體MZ1、MZ2、MZ5與MZ6的柵極的參考電壓時，時鐘頻率變成電壓REF的反函數，藉以變成供應電位VDD的改變的反函數。舉例而言，當REF較高時，設定較高的跳閘電壓(trip voltage)以關閉電晶體MZ1、MZ2、MZ5與MZ6，其需要較長時間以進行充電來建構於電容器MC1、MC2、MC5與MC6上，藉以導致一較低的頻率時鐘。同樣地，當REF較低時，設定較低的跳閘電壓以關閉電晶體MZ1、MZ2、MZ5與MZ6，其需要較短時間以進行充電來建構於電容器MC1、MC2、MC5與MC6上，藉以導致較高頻率時鐘。在顯示於圖14的電路中，電壓REF對於溫度改變是相當不敏感的，如所產生的時鐘頻率一樣。
圖15顯示適合與圖8的電路一起使用的參考接腳與頻率控制電壓電路，用以滿足參考電壓對於供應電位的改變是相當不敏感的，並對溫度改變具有直接關係。參考接腳1500包含PMOS電晶體MX01與MY01、NMOS電晶體MZ0與M4以及電阻1502。電晶體MX01的柵極接地，並於導通狀態下總是受到偏壓。電晶體MY01的柵極連接至節點1501以及電晶體MY01的漏極。電晶體MZ0的漏極連接至節點1501，其柵極連接至節點1503，而其源極連接至節點1504。電阻1502連接於節點1504與電晶體M4的漏極之間，電晶體M4的源極接地，而其柵極耦接至於NAND門1506的輸出產生的節點1505的控制信號。另外，具電容器設計的PMOS電晶體MC11的柵極連接至節點1504，而其源極與漏極耦接至一供應電位VDD的電源。NMOS電晶體1507與1508串聯連接在節點1504與接地端之間。電晶體1507的柵極與漏極連接至節點1504。電晶體1507的源極耦接至電晶體1508的漏極。電晶體1508的源極接地。電晶體1508的柵極連接至在NOR門1510的輸出的控制信號。至NOR門1510的輸入為延遲電路1511的輸出以及反相器1512的輸出，延遲電路1511的輸入連接至節點1505，而反相器1512的輸入連接至節點1505。因此，在NOR門1510的輸出的信號包含一脈衝，其於節點1505的信號的低至高轉變時產生。這會在初始化期間於參考接腳1500產生電流上升。
節點1501亦連接至包含PMOS電晶體MX1、MX10與MX11的電路。電晶體MX1的柵極與源極連接至一供應電位VDD的電源，而其漏極連接至電晶體MX10與MX11的源極。電晶體MX10與MX11的柵極與漏極連接至節點1501。
另外，PMOS電晶體M01的漏極耦接於節點1501，而其源極連接至一供應電位VDD的電源。電晶體M0的柵極連接至節點1505的控制信號。
於節點1505的控制信號由NAND門1506產生。至NAND門1506的第一輸入為時鐘信號P2，而至NAND門1506的第二輸入為反相器1515的輸出，反相器1515於其輸入接收指示讀取或備用模式的控制信號VP5ON。
反相器1512的輸出耦接至NMOS電晶體MU41的柵極。電晶體MU41的源極接地，其漏極耦接至節點1516。節點1516耦接至具電容器設計的PMOS電晶體MU01的柵極，電晶體MU01的源極與漏極耦接至一供應電位VDD的電源。在反相器1512的輸出的控制信號亦耦接至反相器1517的輸入，反相器1517的輸出耦接至反相器1518的輸入。反相器1518的輸出耦接至PMOS電晶體MU31的柵極，電晶體MU31的源極耦接至節點1516，其漏極耦接至節點1501。節點1501耦接至具電容器設計的PMOS電晶體MU11與MU21的柵極，電晶體MU11與MU21的源極與漏極接點耦接至一供應電位VDD的電源。因此，當節點1505上的控制信號是低值時，節點1516被下拉至接地電位。當節點1505上的控制信號是高值時，節點1516經由電晶體MU31耦接至節點1501。此種包含電晶體MU31的電路被設計成在參考接腳1500對應節點1505上的控制信號導通時，調整節點1501上的電容，同時亦在其導通之後穩定操作。
節點1503的電壓藉由包含PMOS電晶體M2、NMOS電晶體MV0、MV0A與MZEN1的電路，而被設定成具二極體設計(被構成為二極體)的NMOS電晶體MV0與MV0A的大約兩倍閾值，並由從節點1503連接至一供應電位VDD的電源的電容器1520得到穩定。替代實施例使用其它數目的二極體或具二極體設計的電晶體。二極體或具二極體設計的電晶體將具有橫越過其中的壓降，其隨溫度上升而下降。電阻R3與R4串聯連接在一供應電位VDD的電源與節點1503之間。同樣地，電晶體M2耦接在一供應電位VDD的電源與節點1503之間。電晶體M2的柵極耦接至節點1505上的控制信號。電晶體MV0的柵極與漏極耦接在一起，與其源極耦接至電晶體MV0A的柵極與漏極。電晶體MV0A的源極耦接至電晶體MZEN1的漏極。電晶體MZEN1的柵極耦接至控制信號節點1505，而其源極接地。因此，節點1503的電壓由橫越過串聯的電晶體MV0、MV0A與MZEN的壓降(橫越過具二極體設計的NMOS電晶體MV0與MV0A的大約兩倍閾值降低)所決定。此種壓降相對獨立於供應電位VDD，並隨著溫度略微改變。當溫度增加時，橫越過二極體接法電晶體MV0與MV0A的閾值電壓降低會些微地減少，反之亦然。因此，如應用至圖8的電路，當溫度增加時，電晶體MZ1、MZ2、MZ5與MZ6的柵極的跳閘點下降，藉以將時鐘高速化，反之亦然。
雖然可應用顯示於圖14與圖15的電路例子以實現如上所述的供應電位與溫度的函數，但是亦可應用多樣化的其它電路，其譬如所熟知的PTAT(與絕對溫度成比例)類別的電路可被使用以滿足溫度的函數。另外，可藉由調整電路中的組件來產生種種的時鐘頻率，譬如藉由增加或減少圖8的電流鏡接腳的電容器的尺寸來產生種種的時鐘頻率。
圖2的電路包含一檢測器，其為讀取與編程/擦除模式而操作。這種檢測器的一個代表實施例示於圖16。此電路包含一比較器1600，其比較節點1601的電壓與一穩定參考電壓1602，例如一能帶隙參考電壓。節點1601的電壓提供於包含由信號VP5ON與反相器1605的輸出所控制的傳輸門1603與1604的多任務器的輸出。至傳輸門1603與1604的輸入分別包含參考電壓HDIN與LDIN，其是由包含電阻1606、1607與1608的分壓器產生，電阻1606、1607與1608串聯連接在一供應電位VDD的電源與電晶體1609的漏極之間。電晶體1609的源極接地。電晶體1609的柵極耦接至OR門1610的輸出。至OR門1610的輸入包含控制信號VP7ON與VP5ON。因此，檢測器的跳閘點是由多任務器設定成在VP5ON是低值時檢測一高電壓輸出，而在VP5ON是高值時檢測一低電壓輸出。
以下參考圖17-19說明替代時鐘源。圖17顯示產生輸出時鐘CLK與CLKB的時鐘產生器，輸出時鐘CLK與CLKB為相對獨立於電源電壓VDD的變動的函數。時鐘產生器包含一參考接腳1700，其產生一參考電流I，並於一電流鏡電路的節點V1產生參考電壓。電流鏡電路的兩個輸出接腳1701與1702於節點V2與V3產生電壓。參考接腳1700包含PMOS電晶體1703與1704，其串聯連接在電源電壓與節點V1、NMOS電晶體1705、電阻1706及NMOS電晶體1707之間。電晶體1703的柵極接地。電晶體1704的柵極連接至節點V1以及其漏極。電晶體1705串聯連接在節點V1與電阻1706之間，且其柵極連接至節點REFV。電晶體1707連接於電阻1706與接地端之間。電晶體1707的柵極連接至控制信號CLKEN。PMOS電晶體1708連接於節點V1與供應電位之間。電晶體1708的柵極連接至控制信號CLKEN。反相器1709具有控制信號CLKEN於其輸入上，並產生信號ENB。節點REFV的電壓由包含電阻1710、NMOS電晶體1711及NMOS電晶體1712的電路產生。電晶體1711與1712為具二極體設計的電晶體，它們的各個柵極與漏極連接，且它們串聯配置在節點REFV與電晶體1707的漏極之間。電阻1710連接於供應電位與節點REFV之間。因此，參考接腳1700由信號CLKEN致能，並產生一電流I，其大小為節點REFV上的電壓的函數，節點REFV上的電壓由橫越過NMOS電晶體1711與1712的壓降所控制。因此，電流I的大小相對獨立於供應電位。
輸出接腳1701包含PMOS電晶體1720與1721、NMOS電晶體1722、電容器1723及NMOS電晶體1740與1741。電晶體1720與1721串聯連接在供應電位與節點V2之間。電晶體1722於電容器1723的一第一接點連接於節點V2與節點V5之間。電容器1723的其它接點接地。電晶體1740與1741連接於節點V5與接地端之間。電晶體1720的柵極從NAND門1732的輸出連接至回授時鐘信號CKB。電晶體1721的柵極連接至節點V1。電晶體1722的柵極連接至節點REFV。電晶體1740的柵極連接至控制信號ENB，而電晶體1741的柵極連接至回授時鐘信號CKB。輸出接腳1702包含PMOS電晶體1725與1726、NMOS電晶體1727、電容器1728及NMOS電晶體1750與1751。電晶體1725與1726串聯連接在供應電位與節點V3之間。電晶體1727於電容器1728的一第一接點連接於節點V3與節點V6之間。電容器1728的其它接點接地。電晶體1750與1751連接於節點V6與接地端之間。電晶體1725的柵極從NAND門1733的輸出連接至回授時鐘信號CK。電晶體1726的柵極連接至節點V1。電晶體1727的柵極連接至節點REFV。電晶體1750的柵極連接至控制信號ENB，而電晶體1751的柵極連接至回授時鐘信號CK。
此種電路以類似參考圖8的方式操作，其中電容器1723與1728於各輸出接腳被致能時被充電至電晶體1722與1727分別不導通以導致節點V2與V3的電壓快速到達反相器1730與1731的跳閘點的點。第一與第二接腳輪流被回授時鐘信號CKB與CK致能，而產生一時鐘信號，此一時鐘信號的頻率為電流I的大小的函數。反相器1730與1731的輸出被施加作為至各該三輸入NAND門1732與1733的輸入。至NAND門1732的一第二輸入為NAND門1733的輸出。至NAND門1732的第三輸入為供應電位。至NAND門1733的一第二輸入為NAND門1732的輸出。至NAND門1733的一第三輸入為控制信號CLKEN。NAND門1732與1733的輸出被施加至各個反相器1734與1735以提供時鐘信號CLK與CLKB，其頻率是電流I的大小的函數。
圖18顯示產生輸出時鐘CLK與CLKB的時鐘產生器，而輸出時鐘CLK與CLKB是相反於關於電源電壓VDD的變動的函數。時鐘產生器包含一參考接腳1800，其產生一參考電流I，並於一電流鏡電路的節點V1產生參考電壓。電流鏡電路的兩個輸出接腳1801與1802同樣地以圖17的參考接腳1701與1702的方式實施，故未於此說明。參考接腳1800包含PMOS電晶體1803與1804，其串聯連接在電源電壓與節點V1、NMOS電晶體1805、電阻1806及NMOS電晶體1807之間。電晶體1803的柵極接地。電晶體1804的柵極連接至節點V1以及其漏極。電晶體1805串聯連接在節點V1與電阻1806之間，且其柵極連接至節點REFV。電晶體1807連接於電阻1806與接地端之間。電晶體1807的柵極連接至控制信號CLKEN。PMOS電晶體1808連接於節點V1與供應電位之間。電晶體1808的柵極連接至控制信號CLKEN。反相器1809的輸入具有控制信號CLKEN，並產生信號ENB。電晶體1805的柵極接收來自運算放大器1810的輸出的電壓，運算放大器1810的+輸入具有一能帶隙參考電壓，而其-輸入具有電晶體1805的源極的電壓。這於參考接腳1800上建立一種穩定參考電流I。被施加至輸出接腳1801與1802的節點REFV上的電壓是由包含電阻1811、電阻1812與NMOS電晶體1813的一分壓器電路產生。電阻1811串聯連接在供應電位與節點REFV之間。電阻1812串聯連接在節點REFV與電晶體1813之間。電晶體1813連接於電阻1812與接地端之間。電晶體1813的柵極連接至控制信號CLKEN。因此，參考接腳1800由信號CLKEN致能，並產生一穩定參考電流I。輸出接腳由節點REFV的電壓所控制，節點REFV的電壓的大小為供應電位的函數。當供應電位增加時，電容器於輸出接腳需要來充電至跳閘電壓的時間會增加，而時鐘頻率下降，反之亦然。因此，由圖18的電路產生的時鐘信號CLK與CLKB的頻率對於供應電位的變動呈一種逆反關係。
圖19顯示適合用以基於圖17與18的電路所產生的時鐘信號CLK與CLKB來產生四相非重迭時鐘信號P[11:44]的電路。時鐘信號CLK被施加作為至NOR門1900的輸入。至NOR門1900的一第二輸入為NAND門1925的輸出。NOR門1900的輸出被施作為至NOR門1901的一輸入並作為至反相器1902的一輸入。反相器1902的輸出被施加作為至NOR門1903的一輸入，作為至延遲電路1904的一輸入，以及作為至NAND門1905的一輸入。延遲電路1904的輸出被施加作為至NAND門1905的一第二輸入。NAND門1905的輸出為具有由延遲電路1904所界定的寬度的脈衝。六種設想電路。NOR門1901的輸出經由反相器1906被施加至反相器1907的輸入，反相器1907提供時鐘信號P11作為輸出。
反相器1906的輸出亦被施加至延遲電路1908並作為至NAND門1909的一輸入。延遲電路1908的輸出被施加作為至NAND門1909的一第二輸入，其輸出為具有由延遲電路1908所界定的寬度的脈衝。NAND門1909的輸出被施加作為至NOR門1903的一第二輸入。NOR門1903的輸出被施加至反相器1910。反相器1910的輸出被施加作為至延遲電路1911的一輸入，並作為至NAND門1912的一輸入。延遲電路1911的輸出被施加作為至NAND門1912的一第二輸入。NAND門1912的輸出為具有由延遲電路1911所界定的寬度的脈衝，並提供至NOR門1901的一第二輸入。反相器1910的輸出亦被施加至反相器1913的輸入。反相器1913的輸出為時鐘信號P44。
時鐘信號CLKB被施加作為至NOR門1920的一輸入。至NOR門1920的一第二輸入為NAND門1905的輸出。NOR門1920的輸出被施加作為至NOR門1921的一輸入，並作為至反相器1922的一輸入。反相器1922的輸出被施加作為至NOR門1923的一輸入，作為至延遲電路1924的一輸入，並作為至NAND門1925的一輸入。延遲電路1924的輸出被施加作為至NAND門1925的一第二輸入。NAND門1925的輸出是一脈衝，其寬度由延遲電路1924所界定。NOR門1921的輸出經由反相器1926施加至反相器1927的輸入，反相器1927提供時鐘信號P33作為輸出。
反相器1926的輸出亦被施加至延遲電路1928並作為至NAND門1929的一輸入。延遲電路1928的輸出被施加作為至NAND門1929的一第二輸入，NAND門1929的輸出為具有由延遲電路1928所界定的寬度的脈衝。NAND門1929的輸出被施加作為至NOR門1923的一第二輸入。NOR門1923的輸出被施加至反相器1930。反相器1930的輸出被施加作為至延遲電路1931的一輸入以及至NAND門1932的一輸入。延遲電路1931的輸出被施加作為至NAND門1932的一第二輸入。NAND門1932的輸出為具有由延遲電路1931所界定的寬度的脈衝，並提供一第二輸入至NOR門1921。反相器1930的輸出亦被施加至反相器1933的輸入。反相器1933的輸出為時鐘信號P22。
綜上所述，雖然本發明已以一較佳實施例披露如上，然其並非用以限定本發明，本領域的技術人員在不脫離本發明的精神和範圍的前提下可作各種的更動與潤飾，因此本發明的保護範圍以本發明的權利要求為準。
權利要求
1.一種操作方法，用以將一多級的充電泵以一第一模式與一第二模式操作，該操作方法包含以下步驟建構該多級的充電泵使於該第一模式下致能N級，使於該第二模式下致能少於N級的數級，該建構步驟包含藉由允許在多個致能級的一供應源節點以在供應電位之上的一電平變動，耦接於一禁能級的一供應源節點至一供應電位而沒有顯著的電壓損失，並藉以將在該多極中的該禁能級與多個前級予以解耦接。
2.如權利要求1所述的操作方法，其中該多級的充電泵具有N級，且該操作方法還包含以下步驟產生具有一第一時鐘頻率的第一組時鐘信號，該第一時鐘頻率依據一電源電壓與溫度的一第一函數改變；產生具有一第二時鐘頻率的第二組時鐘信號，該第二時鐘頻率依據該電源電壓與該溫度的一第二函數改變；及於一第一模式的操作下施加該第一組時鐘信號至該多級的充電泵來產生一充電泵輸出電壓，並於一第二模式的操作下施加該第二組時鐘信號至一多級的充電泵來產生一充電泵輸出電壓。
3.一種集成電路裝置，包含一存儲器，其具有供編程與擦除的至少之一用的一第一模式以及供讀取用的一第二模式；一充電泵電路，其連接至該存儲器的一節點，並可於該第一模式與該第二模式下操作，該充電泵電路包含對應於多個時鐘信號的多個充電泵級；一致能電路，用以於該第一模式下將在所述多個充電泵級的所有充電泵級予以致能，並用以於該第二模式下將所述充電泵級中的少於所有充電泵級予以致能；以及一時鐘源，用以提供所述時鐘信號；其中該致能電路包含耦接在所述充電泵級中的各個充電泵級的多個預充電電路，在所述預充電電路的至少一預充電電路具有一第一狀態與一第二狀態，該第一狀態允許在相對應的充電泵級上的一節點以在該供應電位之上的一電平變動，該第二狀態耦接該節點至一供應電位，藉以將相對應的級與在該多極中的前級予以解耦接；及一電路，其提供多個控制信號至該至少一預充電電路以及該時鐘源，使得該至少一預充電電路在該第一模式下處於該第一狀態，且使該至少一預充電電路在該第二模式下處於該第二狀態。
4.如權利要求3所述的集成電路裝置，其中該至少一預充電電路包含多個組件，所述組件傳送該供應電位至該供應源節點而沒有招致顯著的電壓損失。
5.如權利要求3所述的集成電路裝置，其中該至少一預充電電路包含一第一PMOS電晶體，其具有耦接至一供應電位電源的一源極接點、在該相對應的充電泵級上耦接至該節點的一漏極接點、以及一柵極；一第二PMOS電晶體，其具有在該相對應的充電泵級上耦接至該節點的一源極接點、耦接至該第一PMOS電晶體的柵極的一漏極接點、以及耦接至一控制節點的一柵極；及一NMOS電晶體，其具有耦接至一參考供應源的一源極接點、耦接至該第一PMOS電晶體的柵極的一漏極接點、以及耦接至該控制節點的一柵極。
6.如權利要求3所述的集成電路裝置，其中該至少一預充電電路包含在所述預充電電路中的所有的預充電電路，而所述控制信號包含耦接至第一組預充電電路的第一組信號、耦接至第二組預充電電路的第二組信號、以及一第二信號，該第一組預充電電路包含一預充電電路，該預充電電路耦接至與在所述充電泵級中的一第一級鄰接的一中間級的該供應源節點，該第二信號耦接至另一中間級的該供應源節點，該另一中間級在所述充電泵級中的一最終充電泵級以前，使得所述控制信號以在該供應電位之上的一電平可操作以致能在所述充電泵級中的所有充電泵級，並於該第二模式下可操作以致能所述充電泵級中的所述充電泵級的一子集。
7.如權利要求3所述的集成電路裝置，其中該多級的充電泵包含多極，其包含一第一級、一最終級以及在該第一級與該最終級之間的一個或多個串聯配置的中間級；在該多極中的每個級包含一供應源節點、一輸出節點與一通門，該通門具有將該供應源節點耦接至該輸出節點的一第一狀態，以及阻隔電荷從該輸出節點回流至該供應源節點的一第二狀態；該第一級的供應源節點耦接至一電源電壓；所述中間級的各個供應源節點耦接至在該多極中的各個前級的所述輸出節點；該最終級的供應源節點耦接至在該多極中的其前級的該輸出節點，而該最終級的輸出節點耦接至一負載；第一多個充電升壓電路，其耦接至所述中間級與該最終級的所述供應源節點，並耦接至在所述時鐘信號中的數個的時鐘信號；以及第二多個充電升壓電路，其耦接至該第一級、該中間級及該最終級的所述通門，並耦接至在所述時鐘信號中的數個時鐘信號。
8.如權利要求3所述的集成電路裝置，其中該時鐘源包含一時鐘電路，該時鐘電路包含多個組件，所述組件易於導致所述時鐘信號的頻率依據一第一函數改變，其中該第一函數與該供應電位的改變具有一逆反關係，且對溫度的改變顯著無反應。
9.如權利要求3所述的集成電路裝置，其中該時鐘源包含一時鐘電路，該時鐘電路包含多個組件，所述組件易於導致所述時鐘信號的頻率依據一第二函數改變，其中該第二函數對於該供應電位的改變顯著無反應。
10.如權利要求3所述的集成電路裝置，其中該時鐘源包含一時鐘電路，該時鐘電路包含多個組件，所述組件易於導致所述時鐘信號的頻率依據一第二函數改變，其中該第二函數對於該供應電位的改變顯著無反應，並對溫度的改變具有一直接關係。
11.一種充電泵設備，包含多極，其包含一第一級、一最終級以及在該第一級與該最終級之間的一個或多個串聯配置的中間級；在該多極中的每個級包含一供應源節點、一輸出節點與一通門，該通門具有耦接該供應源節點至該輸出節點的一第一狀態以及阻隔電荷從該輸出節點回流至該供應源節點的一第二狀態；該第一級的供應源節點耦接至一電源電壓；各該中間級的供應源節點耦接至在該多極中的各個前級的輸出節點；該最終級的供應源節點耦接至在該多極中的其前級的輸出節點，而該最終級的輸出節點耦接至一負載；第一多個充電升壓電路，其耦接至所述中間級與該最終級的所述供應源節點；第二多個充電升壓電路，其耦接至該第一級、所述中間級與該最終級的所述通門；多個預充電電路，其耦接至所述中間級與該最終級的所述供應源節點，所述預充電電路中的至少一預充電電路具有一第一狀態與一第二狀態，該第一狀態允許該供應源節點以在該供應電位之上的一電平變動，而該第二狀態耦接該供應源節點至一供應電位而不招致顯著的電壓損失，藉以將相對應的級與在該多極中的前級予以解耦接；一時鐘源，其提供多個時鐘信號耦接至該第一與第二多個充電升壓電路；以及一電路，其提供多個控制信號至該至少一預充電電路，使得於該第一模式下使該至少一預充電電路處於該第一狀態，而於該第二模式下使該至少一預充電電路處於該第二狀態。
12.如權利要求11所述的充電泵設備，其中該至少一預充電電路包含一第一PMOS電晶體，其具有耦接至一供應電位電源的一源極接點、耦接至該供應源節點的一漏極接點、以及一柵極；一第二PMOS電晶體，其具有耦接至該供應源節點的一源極接點、耦接至該第一PMOS電晶體的柵極的一漏極接點、以及耦接至一控制節點的一柵極；以及一NMOS電晶體，其具有耦接至一參考供應源的一源極接點、耦接至該第一PMOS電晶體的柵極的一漏極接點、以及耦接至該控制節點的一柵極。
13.如權利要求11所述的充電泵設備，其中該至少一預充電電路包含在所述預充電電路中的所有的預充電電路，而所述控制信號包含耦接至第一組預充電電路的第一組信號、耦接至第二組預充電電路的第二組信號、以及耦接至在串聯於該最終級以前的該中間級的該供應源節點的一第二信號，該第一組預充電電路包含耦接至與該第一級串聯鄰接的該中間級的該供應源節點的一預充電電路，使得所述控制信號以在該供應電位之上的一電平可操作以致能所有串聯級，並於該第二模式下可操作以致能該多級的一子集。
14.一種充電泵設備，包含多極，其包含一第一級、一最終級以及在該第一級與該最終級之間的一個或多個串聯配置的中間級；在該多極中的每個級包含一供應源節點、一輸出節點與一通門，該通門具有將該供應源節點耦接至該輸出節點的一第一狀態，以及阻隔電荷從該輸出節點回流至該供應源節點的一第二狀態；該第一級的供應源節點耦接至一電源電壓；所述中間級的各個供應源節點耦接至在該多極中的各個前級的所述輸出節點；該最終級的供應源節點耦接至在該多極中的其前級的該輸出節點，而該最終級的輸出節點耦接至一負載；第一多個充電升壓電路，其耦接至所述中間級與該最終級的所述供應源節點；第二多個充電升壓電路，其耦接至該第一級、所述中間級與該最終級的所述通門；多個預充電電路，其耦接至所述中間級與該最終級的所述供應源節點，所述預充電電路中的至少一預充電電路具有一第一狀態與一第二狀態，該第一狀態允許該供應源節點以在該供應電位之上的一電平變動，而該第二狀態耦接該供應源節點至一供應電位而不招致顯著的電壓損失，藉以將相對應的級與在該多極中的前級予以解耦接；一時鐘源，其提供多個時鐘信號耦接至該第一與第二多個充電升壓電路，所述時鐘信號的頻率於一第一模式下依據該電源電壓與溫度的改變的一第一函數改變，所述時鐘信號的頻率於一第二模式下依據該電源電壓與溫度的改變的一第二函數改變；以及一電路，其提供多個控制信號至該至少一預充電電路以及該時鐘源，使得該至少一預充電電路在該第一模式下處於該第一狀態，且使該至少一預充電電路在該第二模式下處於該第二狀態。
15.如權利要求14所述的充電泵設備，其中該至少一預充電電路包含一第一PMOS電晶體，其具有耦接至一供應電位電源的一源極接點、耦接至該供應源節點的一漏極接點、以及一柵極；一第二PMOS電晶體，其具有耦接至該供應源節點的一源極接點、耦接至該第一PMOS電晶體的柵極的一漏極接點、以及耦接至一控制節點的一柵極；以及一NMOS電晶體，其具有耦接至一參考供應源的一源極接點、耦接至該第一PMOS電晶體的柵極的一漏極接點、以及耦接至該控制節點的一柵極。
16.如權利要求14所述的充電泵設備，其中該至少一預充電電路包含在所述預充電電路中的所有的預充電電路，而所述控制信號包含耦接至第一組預充電電路的第一組信號、耦接至第二組預充電電路的第二組信號、以及耦接至在串聯於該最終級以前的該中間級的該供應源節點的一第二信號，該第一組預充電電路包含耦接至與該第一級串聯鄰接的該中間級的該供應源節點的一預充電電路，使得所述控制信號以在該供應電位之上的一電平可操作以致能所有串聯級，並於該第二模式下可操作以致能該多級的一子集。
17.如權利要求14所述的充電泵設備，其中該時鐘源包含一時鐘電路，該時鐘電路包含多個組件，所述組件易於導致所述時鐘信號的頻率依據一第一函數改變，其中該第一函數與該供應電位的改變具有一逆反關係，且對溫度的改變顯著無反應。
18.如權利要求14所述的充電泵設備，其中該時鐘源包含一時鐘電路，該時鐘電路包含多個組件，所述組件易於導致所述時鐘信號的頻率依據一第二函數改變，其中該第二函數對於該供應電位的改變顯著無反應。
19.如權利要求14所述的充電泵設備，其中該時鐘源包含一時鐘電路，該時鐘電路包含多個組件，所述組件易於導致所述時鐘信號的頻率依據一第二函數改變，其中該第二函數對於該供應電位的改變顯著無反應，並對溫度的改變具有一直接關係。
20.一種充電泵設備，包含對應於多個時鐘信號的一多級的充電泵；以及一時鐘源，其提供所述時鐘信號耦接接至該多級的充電泵，所述時鐘信號的頻率於一第一模式下依據電源電壓與溫度的改變的一第一函數改變，所述時鐘信號的頻率於一第二模式下依據電源電壓與溫度的改變的一第二函數改變，其中該第二函數不同於該第一函數。
21.如權利要求20所述的充電泵設備，其中該多級的充電泵包含多極，其包含一第一級、一最終級以及在該第一級與該最終級之間的一個或多個串聯配置的中間級；在該多極中的每個級包含一供應源節點、一輸出節點與一通門，該通門具有將該供應源節點耦接至該輸出節點的一第一狀態，以及阻隔電荷從該輸出節點回流至該供應源節點的一第二狀態；該第一級的供應源節點耦接至一電源電壓；所述中間級的各個供應源節點耦接至在該多極中的各個前級的所述輸出節點；該最終級的供應源節點耦接至在該多極中的其前級的該輸出節點，而該最終級的輸出節點耦接至一負載；第一多個充電升壓電路，其耦接至所述中間級與該最終級的所述供應源節點以及在所述時鐘信號中的數個時鐘信號；以及第二多個充電升壓電路，其耦接至該第一級、所述中間級及該最終級的所述通門，以及在所述時鐘信號中的數個時鐘信號。
22.如權利要求21所述的充電泵設備，還包含多個電路，用以於該第一模式下致能在該多極中的所有級，並於該第二模式下致能在該多極中的少於所有級的數級。
23.如權利要求20所述的充電泵設備，其中該時鐘源包含一時鐘電路，該時鐘電路包含多個組件，所述組件易於導致所述時鐘信號的頻率依據一第一函數改變，其中該第一函數與該供應電位的改變具有一逆反關係，且對溫度的改變顯著無反應。
24.如權利要求20所述的充電泵設備，其中該時鐘源包含一時鐘電路，該時鐘電路包含多個組件，所述組件易於導致所述時鐘信號的頻率依據一第二函數改變，其中該第二函數對於該供應電位的改變顯著無反應。
25.如權利要求20所述的充電泵設備，其中該時鐘源包含一時鐘電路，該時鐘電路包含多個組件，所述組件易於導致所述時鐘信號的頻率依據一第二函數改變，其中該第二函數對於該供應電位的改變顯著無反應，並對溫度的改變具有一直接關係。
26.一種集成電路裝置，包含一存儲器，其具有供編程與擦除的至少之一用的一第一模式以及供讀取用的一第二模式；一充電泵電路，其耦接至在該存儲器中的一節點，並可於該第一模式與該第二模式下操作，該充電泵電路包含對應於多個時鐘信號的一多級的充電泵；一時鐘源，其提供該多個時鐘信號，所述時鐘信號的頻率於一第一模式下依據電源電壓與溫度的改變的一第一函數改變，所述時鐘信號的頻率於一第二模式下依據該電源電壓與溫度的改變的一第二函數改變；多個預充電電路，其耦接至所述中間級與該最終級的所述供應源節點，所述預充電電路中的至少一預充電電路具有一第一狀態與一第二狀態，該第一狀態允許該供應源節點以在該供應電位之上的一電平變動，而該第二狀態耦接該供應源節點至一供應電位，藉以將相對應的級與在該多極中的前級予以解耦接；一時鐘源，其提供多個時鐘信號耦接至該第一與第二多個充電泵，所述時鐘信號的頻率於一第一模式下依據該電源電壓與溫度的改變的一第一函數改變，所述時鐘信號的頻率於一第二模式下依據該電源電壓與溫度的改變的一第二函數改變；以及一電路，其提供多個控制信號至該至少一預充電電路以及該時鐘源，使得該至少一預充電電路在該第一模式下處於該第一狀態，且使該至少一預充電電路在該第二模式下處於該第二狀態。
27.如權利要求26所述的集成電路裝置，其中該至少一預充電電路包含在所述預充電電路中的所有的預充電電路，而所述控制信號包含耦接至第一組預充電電路的第一組信號、耦接至第二組預充電電路的第二組信號、以及耦接至在串聯於該最終級以前的該中間級的該供應源節點的一第二信號，該第一組預充電電路包含耦接至與該第一級串聯鄰接的該中間級的該供應源節點的一預充電電路，使得所述控制信號以在該供應電位之上的一電平可操作以致能所有串聯級，並於該第二模式下可操作以致能該多級的一子集。
28.如權利要求26所述的集成電路裝置，其中該多級的充電泵包含多級，其包含一第一級、一最終級以及在該第一級與該最終級之間的一個或多個串聯配置的中間級；在該多極中的每個級包含一供應源節點、一輸出節點與一通門，該通門具有將該供應源節點耦接至該輸出節點的一第一狀態，以及阻隔電荷從該輸出節點回流至該供應源節點的一第二狀態；該第一級的供應源節點耦接至一電源電壓；所述中間級的各個供應源節點耦接至在該多極中的各個前級的所述輸出節點；該最終級的供應源節點耦接至在該多極中的其前級的該輸出節點，而該最終級的輸出節點耦接至一負載；第一多個充電升壓電路，其耦接至所述中間級與該最終級的所述供應源節點，以及在所述時鐘信號中的數個時鐘信號；以及第二多個充電升壓電路，其耦接至該第一級、所述中間級及該最終級的所述通門，以及在所述時鐘信號中的數個時鐘信號。
29.如權利要求28所述的集成電路裝置，還包含多個電路，用以於該第一模式下致能在該多極中的所有級，並於該第二模式下致能在該多極中的少於所有級的數級。
30.如權利要求26所述的集成電路裝置，其中該時鐘源包含一時鐘電路，該時鐘電路包含多個組件，所述組件易於導致所述時鐘信號的頻率依據一第一函數改變，其中該第一函數與該供應電位的改變具有一逆反關係，且對溫度的改變顯著無反應。
31.如權利要求26所述的集成電路裝置，其中該時鐘源包含一時鐘電路，該時鐘電路包含多個組件，所述組件易於導致所述時鐘信號的頻率依據一第二函數改變，其中該第二函數對於該供應電位的改變顯著無反應。
32.如權利要求26所述的集成電路裝置，其中該時鐘源包含一時鐘電路，該時鐘電路包含多個組件，所述組件易於導致所述時鐘信號的頻率依據一第二函數改變，其中該第二函數對於該供應電位的改變顯著無反應，並對溫度的改變具有一直接關係。
33.一種方法，包含以下步驟產生第一組時鐘信號，其具有一第一時鐘頻率，該第一時鐘頻率依據一電源電壓與溫度的一第一函數改變；產生第二組時鐘信號，其具有一第二時鐘頻率，該第二時鐘頻率依據該電源電壓與溫度的一第二函數改變；及施加該第一組時鐘信號至一多級的充電泵以於一第一模式的操作下產生一充電泵輸出電壓，並施加該第二組時鐘信號至一多級的充電泵以於一第二模式的操作下產生一充電泵輸出電壓。
34.如權利要求33所述的方法，其中該多級的充電泵具有N級，且該方法還包含以下步驟建構該多級的充電泵使得於該第一模式下使所述N級致能，並於該第二模式下使少於N級的數級致能。
全文摘要
一種多模式充電泵電路具有對應於一組時鐘信號的單一的充電泵。於一第一模式下所提供的這組時鐘信號具有可變頻率，此可變頻率為一第一供應電位與溫度的函數；而於一第二模式下所提供的這組時鐘信號具有可變頻率，此可變頻率為一第二供應電位與溫度的函數。電路設計在第一模式期間將所有級串聯，以便產生較高電壓輸出，且電路設計在第二模式期間將多級的子集串聯同時禁能其它級，以便產生較低電壓輸出。一個預充電電路亦被提供，其於第二模式下操作充當一供應源節點，並於第一模式下操作充當預充電/箝位器。
文檔編號G11C5/14GK1825485SQ20051008335
公開日2006年8月30日 申請日期2005年7月12日 優先權日2005年2月24日
發明者林永豐, 林俞伸, 陳耕暉, 洪俊雄 申請人:旺宏電子股份有限公司