使用雙圖案形成的半導體裝置的製造方法及掩模的製作方法

2023-10-23 10:29:57

專利名稱：使用雙圖案形成的半導體裝置的製造方法及掩模的製作方法
技術領域：
本發明涉及半導體裝置的製造方法及掩^莫，尤其涉及具有微細的 半導體電路圖案的半導體裝置的製造方法以及用於製造的掩模。
背景技術：
作為32nm節點的光刻工藝的強大補充，提出了雙圖案形成。所謂 雙圖案形成，是在多個掩才莫上分配布案並進行多次曝光及蝕刻等， 從而得到設計布案的工藝。2個布案間的距離小時，如果將 該2個布案形成在同一個掩沖莫上，則在晶圓上不能分離並形成該 2個布案。為了避免這樣的問題，使用雙圖案形成。
布案的分配處理例如按以下所述進行。即，根據作為處理對 象的布案及需分配部位的抽出條件(布案尺寸、布案間隔 等)，抽出需分配部位。根據所得到的抽出信息(坐標、區域等)，將分 配的布案進行標示，將:^支標示後的布案分配到不同的布 案組。被分配的布案被OPC(Optical Proximity Correction:光鄰近 效應修正)處理，即預先估計伴隨於光鄰近效應的變形而作的修正處 理，然後作為掩模而描畫(例如，參照國際公開第2006/118098號小冊子)。
傳統的對多個掩^t的布案分配的目的在於，抽出在按照設計
布案進行加工會產生製造上的問題的部位，並將那樣的布案 分配到多個掩^^莫上。在傳統技術中，在消除製造上致命的布案這 一點上是良好的，但由於分配本來不應分配的布案，存在著使成 品率下降的情況。另外，沒有顧及按照分配的方法使分配後的各工序 的成品率4C高。

發明內容
本發明是鑑於上述問題而作的發明，其目的之一是提供這樣的半 導體裝置的製造方法及用於該製造的掩才莫，其中通過分配布案來 避免成品率下降的因素。
另外，本發明的另一目的是提供這樣的半導體裝置的製造方法及 用於該製造的掩才莫，其中利用由將布案分配到多個掩才莫上產生的 自由度來提高成品率。
本發明的實施例的半導體裝置的製造方法是使用了雙圖案形成的 半導體裝置的製造方法，設有準備在雙圖案形成中使用的多個掩模的 步驟。另外，設有使用上述多個掩模來進行雙圖案形成的步驟。準備 多個掩模的步驟包含根據使用多個掩才莫的每一個的曝光步驟的特性， 並考慮布案的尺寸，將布案組分配到多個掩才莫上的步驟。
依據該實施例，可以分配布案組，使其構成在曝光步驟中更 容易製造的布案，並排除製造困難的布案。因而，半導體裝 置的製造變得容易，可以提高成品率。
根據如下參照附圖描述的本發明的下述詳細說明，本發明的上述 的及其它的目的、特性、形態和優點將變得更清晰。


圖1是表示在本發明實施例中通用的LSI製造流程的概要的流程圖。
圖2是表示圖1所示的晶圓工序內的流程的一部分的流程圖。 圖3是表示本發明實施例中通用的布案的分割/分配處理系統 的結構的示意圖。
圖4是表示本發明實施例中通用的分割/分配處理流程的流程圖。
圖5是表示實施例1的設計布案組的示意圖。
圖6A及圖6B是表示實施例1的^^皮分配布案組的一例的示意圖。
圖7A及圖7B是表示實施例1的^^皮分配的布案組的另一例的 示意圖。圖8是表示布案的節距和焦點深度的關係的曲線圖。 圖9A至圖9C是表示實施例2的布案的分割/分配的示意圖。 圖IOA至圖IOD是說明傳統的輔助圖案的示意圖。 圖11是表示形成實施例3的輔助圖案的摘^莫的示例的示意圖。 圖12是表示一例面積率調整用的假圖案的示意圖。 圖13是表示使用更大尺寸的輔助圖案的示例的示意圖。 圖14是表示形成有圖13所示的布案的掩^^莫的示意圖。 圖15A及圖15B是表示實施例5的布案組的示意圖。 圖16是表示其中被加上分配到與製造精度要求較高的布案同 一掩才莫上的輔助圖案的示例的示意圖。
圖17A及圖17B是表示實施例7的布案組的示意圖。
圖18是表示在布案上形成孔圖案時的分割的示例的示意圖。
圖19是表示實施例9的設計布案的示意圖。
圖20A及圖20B是表示不分配相鄰布案的方法的示意圖。
圖21A及圖21B是表示不分配不相鄰布案的方法的示意圖。
圖22是說明根據到相鄰布案邊的距離，設定探索分割線的起
點的方法的示意圖。
圖23是標示在探索圖22所示的分割線的起點的設定方法中，加 上不可能製造的圖案尺寸後的情況的示意圖。
圖24是說明按探索布案種類及尺寸設定分割線的起點的方法 的示意圖。
具體實施方式

以下，就有關本發明的實施例，根據附圖進行說明。 (實施例1)
圖1表示使用雙圖案形成的半導體裝置的製造裝置的製造方法。 如圖l所示，在本實施例的LSI製造流程中，首先，確定作為目的的 設計布圖(LFS1)。在下一工序(LFS2)中，對設計布圖進行分割/分配處 理、RET(Resolution Enhancement Technique:超析像技術)、OPC處理 (Optical Proximity Correction: 光鄰近效應《務正)、PRC(Process Rule Check:工藝規則檢查)及MDP處理(Mask Data Preparation:掩模數據 處理)等。於是，得到布案數據l、 2...N(LFS3 5)。再有，這裡， 所謂光鄰近效應修正，指的是不僅修正光學性鄰近效應，廣義上還指 修正製造上的圖案變形。另外，所謂PRC,指的是檢測光刻工序上的 問題的光刻驗證、檢測在掩模工序的問題的MRC(Mask Rule Check) 或進行描繪時必需滿足的條件的檢測等、製造上的問題的檢測處理。
在下一工序(LFS6)中，就所得到的布案進行4^漠製作。也就是， 在工序LFS6中，準備在雙圖案形成中使用的多個掩^f莫。而且，得到 對應於各自的布案的掩模l、 2...N(LFS7 9)。在下一工序(LFS10) 中，使用這些掩才莫，進行晶圓工序。也就是，在工序(LFS10)中，使用 由工序(LFS6)準備好的多個掩模，進行多次曝光及蝕刻，得到設計布 案，進行雙圖案形成。而且，用這樣的雙圖案形成將必要的構造
形成在晶圓上後，實施劃片工序等的後工序。這樣，得到作為半導體
裝置的LSI晶片(LFSll)。
在圖1所示的晶圓工序(LFS10)中，如圖2所示，在關注的當前層 工序(WPS2)之前，進行其前一層工序(WPS1),另外，在進行了當前層 工序(WPS2)後進行下 一層工序(WPS3)。為了將當前層的圖案形成在晶 圓上，將多個掩模l、 2…N(圖2中的MK1 3)實施各自使用的多個步 驟l、 2...N(圖2中的PC1~3)。用步驟l、 2...N在晶圓、光刻膠、硬 掩模等上形成對應於掩模1 N的晶圓圖案。最終，在步驟N後，得到 相當於設計布圖的當前層的圖案的形狀的晶圓圖案。再有，步驟1~N 包含必要的前後處理的工序。
如圖3所示，在圖1所示的工序(LFS2)中所使用的布案的分割 /分配處理系統中，從保持包含用以處理的各項條件(對不可能製造距離 等的分配處理必要的條件、對分割處理必要的條件以及輸入布圖的層 信息等)的數據的各項條件保持部SC1，和保持表現輸入布案的數 據的輸入布圖數據保持部SC2向分割/分配處理部SC3輸入必要的數 據。另外，分割/分配處理系統設有保持表現分割/分配處理的結果的輸 出布案的數據的輸出布圖數據保持部SC17。另外，分割/分配處 理系統設有保持包含分割/分配後殘存的、分割的強制、禁止及分配的 強制、對違反禁止的部位及其抽出條件等的數據的分割/分配違反部位 保持部SC18。再有，各項條件保持部SC1、輸入布圖數據保持部SC2、 輸出布圖數據保持部SC17及分割/分配違反部位保持部SC18可以是 物理上、邏輯上單一的，也可以是多個的。
再有，分割/分配處理部SC3包含輸出布圖數據輸出部SC14; 分割/分配違反部位抽出部SC15;分割/分配違反部位輸出部SC16。輸 出布圖數據輸出部SC14向輸出布圖數據保持部SC17輸出數據。分割 /分配違反部位抽出部SC15及分割/分配違反部位輸出部SC16進行分 割的強制、禁止及分配的強制、對違反禁止的部位的抽出，向分割/分 配違反部位保持部SC18輸出數據。
如圖4所示，在作為示於圖1的工序(LFS2)的一部分的本實施例的 分割/分配處理流程中，首先，在各項條件輸入步驟(SDS1)中，將由圖 3的各項條件保持部SC1保持的各項條件讀入到圖3的各項條件輸入 部SC4中。具體地說，讀入指定布圖數據的布案的條件(單元名、 層名、處理區域等)、分配、分割及分割/分配違反部位抽出等各處理中 所需的條件以及向輸出布圖數據保持部SC17和分割/分配違反部位保 持部SC18的布圖數據的輸出指示。接著，在布圖數據的輸入步驟(SDS2) 中，根據由各項條件輸入步驟(SDS1)輸入的信息，將必要的布案 數據從圖3的輸入布圖數據保持部SC2讀入到輸入布圖數據輸入部 SC5。
接著，在需/禁分配部位的抽出步驟(SDS3)中，在圖3的需/禁分配 部位抽出部SC6中，將需分配部位和禁分配部位/人作為處理對象的布 案抽出。需/禁分配部位的抽出在各項條件輸入步驟(SDSl)讀入，
根據作為處理對象的布案、參照的布案以及需/禁分配部位的抽出條件(布案尺寸、布案間隔、圖3的輸入布圖數據保持部 SC2中包含的表示抽出部位的位置信息等)來進行。
然後，在需/禁分割部位的抽出步驟(SDS4)中，在圖3的需/禁分割 部位抽出部SC7中，將需分割部位和禁分割部位從作為處理對象的布 案抽出。需/禁分割部位的抽出在各項條件輸入步驟(SDSl)讀入， 根據作為處理對象布案、參照的布案及需/禁分割部位的抽出 條件(圖3的輸入布圖數據保持部SC2中包含的表示抽出部位的位置信 息等)來進行。
接著，在需/禁分配部位的標示步驟(SDS5)中，在圖3的需/禁分配 部位標示部SC8中，將分類在分配在不同的布案組上的布案 及沒有分配在不同的布案組上的同一的布案組的布案， 分別對應附加於作為處理對象的布案的數據(進行標示)。需/禁分 配部位的標示在各項條件輸入步驟(SDS1)讀入，根據需/禁分配部位的 標示條件(用於標示的對應附加的方法等)，根據由需/禁分配部位的抽 出步驟(SDS3)得到的抽出信息(坐標、區域等)來進行。
接著，在需/禁分配部位的標示步驟(SDS6)中，在圖3的需/禁分割 部位標示部SC9中，將通過作為單一的多邊形的布案分離在多個 的布案上的分割的位置設定(標示)在作為處理對象的布案的 數據上。另外，將分割禁止部位作為布案多邊形單位或禁分割區 域進行設定(標示)。需/禁分割部位的標示在各項條件輸入步驟(SDSl) 讀入，才艮據由需/禁分割部位標示條件(用於標示的分割線指定的方法等) 及需/禁分割部位的抽出步驟(SDS4)得到的抽出信息(坐標、區域、線段等)進行。
接著，在分割線候補生成步驟(SDS7)中，在圖3的分割線候補生 成部SC10中，在從例如布案的頂點和相鄰的布案的頂點引 垂線後的位置等上，配置構成分割線的線段的一端的位置(分割點)的 候補。將分割點作為在布案的哪個位置上探索進入分割線的起點。 另外，例如，根據距相鄰的布案的距離，設定探索分割線的起點。 如此，生成候補分割線。
接著，在分配條件的確定步驟(SDS8)中，在圖3的分割/分配條件 確定部SC11中，通過使用才莫擬的方法或採用成本最小化的算法的方 法等，選擇分割線。根據在所選擇的分割線和需/禁分配部位的標示步 驟(SDS5)中相應附加的布案的需分配部位，確定分割/分配條件。
接著，在分配處理步驟(SDSIO),在圖3的分配處理部SC13中， 將在需/禁分配部位的標示步驟(SDS5)被標示的相應附加的布案 分配到不同的布案組。在禁分配和標示部位，將布案分類到 同一布案組。
接著，在布案數據的輸出步驟(SDSll)，在圖3的輸出布圖數 據輸出部SC14中，根據由各項條件輸入步驟(SDS1)讀入的布圖輸出 內容及輸出對方的條件等，向圖3的輸出布圖數據保持部SC17輸出 分割處理步驟(SDS9)和分配處理步驟(SDS10)結果得到的布圖數據。這 時，有時也輸出除此以外的步驟(需/禁分配部位的抽出步驟(SDS3) 需/ 禁分配部位的標示步驟(SDS6))的中間結果。另外，在這些步驟之間， 有時也進行用定尺寸、邏輯運算等、用DRC(Design Rule Check)工具
作的圖形運算處理。
接著，在分割/分配違反部位的抽出步驟(SDS12)，在圖3的分割/ 分配違反部位抽出部SC15中，對應於分割處理步驟(SDS9)、分配處 理步驟(SDS 10)的結果，抽出不能滿足分割及分配條件的分割/分配違 反部位。分割/分配違反部位的抽出，根據在各項條件輸入步驟(SDS1) 讀入的分割/分配違反部位的抽出條件(分割/分配違反部位的抽出條 件、靠接著分割/分配違反部位的標記的布案數等)來進行。
接著，在分割/分配違反部位的輸出步驟(SDS13)，在圖3的分割/ 分配違反部位輸出部SC16中，根據在各項條件輸入步驟(SDS1)讀入 的分割/分配違反部位輸出內容及輸出對方的條件等，將分割/分配違反 部位的抽出步驟(SDS 12)得到的分割/分配違反部位的信息(違反內容及 坐標、區域等)向圖3的分割/分配違反部位保持部SC18輸出。如此， 就結束分割/分配處理。
下面，就示於圖4的分割/分配條件確定步驟(SDS8)中進行的分配 處理的具體例進行說明。如圖5所示，作為設計布案組的布 案組SPG1由布案LP1 LP4構成。距離Dl是在晶圓上不能分離 並形成(複製)布案的距離。距離D2是在晶圓上可分離並形成布圖 圖案的距離。被考慮釆用的為避免布案LP1 LP4之間的各自的距 離成為Dl而將布案組LPG1分配到多個掩^f莫上的方法，有如下2 種圖6A及圖6B所示的分配方法和圖7A及圖7B所示的分配方法。
圖5所示的布案組LPG1可分配到圖6A所示的布案LP1 、 LP3和圖6B所示的布案LP2、 LP4。距離D3、 D4是在晶圓上可 分離並形成布案的距離。因而，通過使圖6A及圖6B所示的分配 結果重疊，可得到是所要的設計布案，即圖5所示的布案組 LPG1。
另一方面，圖5所示的布案組LPG1可分配成圖7A所示的布 案LP2、 LP3和圖7B所示的布案LP1、 LP4。距離D2、 D5 是在晶圓上可分離並形成布案的距離。因而，通過使圖7A及圖 7B所示的分配結果重疊，可得到所要的設計布案組，即圖5所示 的布案組LPG1。
圖6A和圖6B以及圖7A和圖7B所示的被分配的布案，都可 能在晶圓上形成相當於設計布案的布案組LPG1。這裡， 一般 情況下，光刻工藝的製造容易性依賴於布案的節距(即相鄰的布圖 圖案間的距離(間隔))。因此，即使是布案的節距是在晶圓上可分 離並形成布案的距離，其成品率也根據布案間的距離而不同。 以往，不區別地分配圖6A和圖6B,以及圖7A和圖7B所示的分配方 法，而在本實施例中，將它們加以區別地分配。
例如，在使用通常的光刻工藝時， 一般是布案的節距越窄， 製造越困難。將距離D2 D5中相對小的距離D2設為間隔，在布 案LP2及LP3的製造困難時，考慮這個原因，進行圖6A及圖6B所示 的分配。於是，無需在晶圓上形成製造上並非不可能但確實困難的設 為距離D2的節距布案。其結果，製造變得容易，從而成品率提 高。
另外，例如變形照明那樣，在使用將以特定的節距配置的布 案的製造變得容易的光刻工藝的情況下，通常，與上述特定的節距不
同的中間節距的製造是最困難的。在距離D2 D5中，D3及D4相當於 中間節距，在將D3作為間隔的布案LP1及LP3並將D4作為間 隔的布案LP2及LP4在製造上困難時，考慮這個原因，進行圖7A 及圖7B所示的分配。於是，無需在晶圓上形成製造上並非不可能但困 難的以距離D3及D4設為節距的布案。其結果，製造變得容易， 從而成品率提高。
另外，在使用將以在晶圓上可分離並形成布案的距離以上且 比距離D5小(不含距離D5)的距離的節距配置的布案的製造變得 容易的光刻工藝時，將大的距離D5作為間隔的布案LP1及LP4 的製造構成困難。考慮這個原因，進行圖6A及圖6B所示的分配。於 是，無需在晶圓上形成在製造並非不可能但困難的距離D5作為節距 的布案。其結果，製造變得容易，從而成品率提高。
另外，即使距離D2是可以將布案在晶圓上分離並形成的距 離，在使用將D3及D4的圖案節距的製造變得容易的光刻工藝時，也 考慮這個原因而進行圖6A及圖6B所示的分配。於是，無需在晶圓上 形成以製造上並非不可能4旦相對困難的距離D2和D5作為節距的布圖 圖案。其結果，製造變得更容易，從而成品率提高。
另外，對於光刻工藝中，特別是多個掩才莫的重疊及圖案尺寸變動 的影響進行描迷。將布案分配到多個掩^^莫上並用多次步驟進行制 造時，由於在多個掩才莫間的重疊偏移，如果所分配的布案間的位 置關係產生偏移，布案間的距離變動成與設計布案不同的值。 另外，即使由於尺寸變動，布案間的距離變動成與設計布案 不同的值。布案間的容量依賴於上述距離，距離越小，給予該容
量及距離變動的容量的影響就越大。這樣，在將距離D2 D5之中相對 小的距離D2作為間隔的布案LP2及LP3的製造時，在布案 間的距離的變動對容量的影響大的情況下，考慮這個原因，進行圖6A 及圖6B所示的分配。於是，作為布案間的距離，無需在晶圓上形 成將相對小的距離D2作為節距的布案。其結果，製造變得容易， 從而成品率提高。
如以上說明的那樣，可以將布案組分配到多個掩模上，使其 成為將由光刻工藝製造更容易的距離作為節距的布案，另外，使 其排除將製造困難的距離作為節距的布案。也就是，如圖1中說 明的那樣，在雙圖案形成中進行多次曝光，在各自的曝光步驟中，分 別使用分配布案組的多個掩it。在曝光步驟中，對於布案間 的節距的製造容易性具有各自不同的特性，而根據該曝光步驟的特性， 考慮由布案的尺寸及配置所確定的布案間的節距，可以將布 案組分配到多個掩模上。於是，製造變得容易，從而成品率提高。 顯然，即使用於將分配數大於2的情況，也可取得同樣的效果。
在示於圖8的區域A中，如果不分割則布案不析像，因此必 需進行布案組的分割。區域B表示設計節距尺寸從析像極限尺寸 (A/NA/2493/1.3/2)至3光束最小節距(A/NA二193/1.3)的約150腦以下 的範圍，在區域B中，將布案組進入1個掩才莫上的一方有DOF 餘量，這是有利的。也就是，在區域B，在雙圖案形成中不分割布圖
圖案，例如，用變形照明等，比在1個4務才莫上形成布案更為有利。 另外，在區域C中，可以分配布案組，也可以不分配。
(實施例2)
在本實施例中，表示圖4所示的分割/分配條件確定步驟(SDS8)中 進行的將設計布案分配到多個掩模_上的其它例。與在實施例1中 表示的將本來分離的設計布案分配到多個掩才莫上的情況不同，是 將本來未分離的設計布案分割成多個布案後，分配到多個掩 模上的示例子。而且，表示將對於已分配的布案的掩模的分攤加 以區分的示例。在圖9A中，表示作為設計布案的布案組 LPG2。另外，圖9B及圖9C是表示將布案組LPG2在同一部位分 割，作為布案LP11及LP12的示例子的示意圖。
在圖9B中，在被分割的布案LPll、 12中，將相對地尺寸大、 寬度粗、面積大的布案LPll分配在第l個掩;f莫上，而將相對地尺 寸小、寬度細、面積小的布案LP12,如斜線部所示那樣，分配在 第2個掩沖莫上。另一方面，在圖9C中，將布案LP12分配在第1 個掩才莫上，而將用斜線部表示的布案LP11分配在第2個4備才莫上。
使用第1個摘r才莫和第2個掩模的工序存在不是完全可逆的情況， 也就是，如果工序的前後關係相反，則有製造變得困難的情況。例如， 使用作為多個掩模的第1個掩模和第2個掩模，根據使用被形成的蝕 刻掩才莫的蝕刻步驟的特性，在使用第1個掩才莫的工序中，有要加大布 案的面積率或寬度的情況或要減小的情況。因此，在使用第l個 掩模的工序中，在要加大布案的面積率或布案的寬度的情況 下，如圖9B所示分配布案組，以將布案LPll分配到第1個 掩模上。另外，在使用第1個掩沖莫的工序中，在要減小布案的面 積率或布案的寬度的情況下，如圖9C所示分配布案組，以
將布案LP12分配到第1個掩才莫上。這裡，所謂布案的面積率， 指的是被形成在掩模上的布案在掩模中佔有的面積，表示相對掩 模全體的面積比率。
如此，考慮布案的尺寸，或者將布案的寬度大小作為基 準，通過將布案組分配到多個掩才莫上，製造變得容易，從而使成 品率提高。在本實施例中，示出了進行分割及分配的示例，但對於不
進行分割的情況，將本來^皮分離的布案分配在第1個掩才莫上或分 配在第2個掩才莫上的確定點是同樣的。另外，在本實施例中，就將布 案的尺寸或寬度作為基準的分配作了描述，而如實施例1中描述 過的那樣，即使進行將布案的節距作為基準的分配，也可得到同 樣的效果。顯然，即使用於分配數設為大於2的情況，也可得到同樣 的效果。
(實施例3)
本實施例給出在圖4所示的分割/分配條件確定步驟(SDS8)中， 在掩才莫上在布案之外還形成輔助圖案的示例。所謂輔助圖案，是 為了設定製造上理想的圖案節距或圖案密度等而加在原有設計布 案上的圖案。由於加上輔助圖案，可以得到析像力提高或焦點深度的 擴大的效果，可以改善圖案形狀。
圖10A表示作為設計布案的布案LP21。圖IOB表示與圖 10A的布案LP21對應的、實際上在晶圓上得到的圖案AP21 。
圖IOC是對圖IOA加上輔助圖案SP22後的示例。輔助圖案大體 分為在晶圓上僅得到圖10B的圖案AP21那樣的圖案的非析像輔助 圖案；以及在晶圓上得到由圖10D的AP21及AP22構成的圖案的析 像輔助圖案。兩者的不同依據於圖10C的輔助圖案SP22的尺寸比光
刻工藝中析像的尺寸更大或更小。如果輔助圖案SP22的尺寸大，則如 圖10D的AP22那樣，在晶圓上作為圖案而析像。如果輔助圖案SP22 的尺寸小，則如圖IOB所示，在輔助圖案SP22的部分，在晶圓上不 形成圖案。 一般，輔助圖案的尺寸越大，對於DOF餘量提高或面積密度的增 加的效果大。因此，如圖10D那樣，使用在晶圓上析像圖案AP22那 樣的尺寸大的輔助圖案SP22，在製造上是理想的。但是，在傳統的方 法中，由於輔助圖案SP22析像後的圖案AP22殘存在晶圓上，在給予 裝置、電路不良影響的情況下不能使用。因此，在輔助圖案SP22的配 置部位上產生制約，存在著在多個部位上不能插入輔助圖案SP22的問 題。
因此，在本實施例中，就襯底(晶圓)上使用被形成為析像尺寸的輔 助圖案的示例進行說明。在圖11中，除了圖10A中表示的布案 LP21之外，形成在晶圓上析像的尺寸的輔助圖案SP23。與圖10C的 不同點是輔助圖案SP23的尺寸相對於輔助圖案SP22更大。這樣，在 晶圓上使用析像尺寸的輔助圖案SP23時，在輔助圖案SP23析像後的 工序中，也可以確定輔助圖案SP23的尺寸及位置，使晶圓上析像後的 輔助圖案SP23的痕跡消除。如果這樣做，輔助圖案SP23析像後的圖 案殘存在晶圓上，可以避免給予裝置、電路上不良影響的情況。
例如，使用第1個掩才莫的步驟後，在重複進行使用第2個掩片莫的 步驟的製造工序時，有時使用採用硬掩模的步驟。在使用第1個掩才莫 的步驟中，在顯影后的光刻膠上殘留輔助圖案的痕跡。但是，進行其 後的硬掩^t蝕刻的步驟等時，在輔助圖案的痕跡消除的情況下，即便 使用在光刻膠上方殘存痕跡的尺寸的輔助圖案，晶圓上最終也不會殘 留痕跡。
更具體地說，將第1個掩模的SRAF(Sub-Resolution Feature:析像 輔助)圖案做得稍大，在使用第1個摘^莫的第1加工步驟中，在SRAF 部也可以殘留輔助圖案的痕跡。其後，在使用第2個掩才莫的第2加工 步驟中，消去在第1加工步驟中殘留的SRAF圖案，因此，最終可以 得到沒有殘留輔助圖案的痕跡的晶圓。
以下是本實施例的具體例，示出使用ArF液浸曝光機、NA=1.3、 2/3環形照明和亮場掩才莫的45nrn光刻膠圖案形成工序的示例。在將第 1個掩模的SRAF尺寸取為28nm時，以孤立圖案上的DOF是士0.32pm 的值，而如果將SRAF尺寸取為35nm,則DOF擴大至±0.039叫。也 就是通過將SRAF尺寸做得更大，達到焦點深度擴大。另外，以SRAF 尺寸35nm,在第l加工步驟後，在晶圓上殘留寬度約10nm的痕跡， 而在第2加工步驟(蝕刻步驟)後，上述痕跡消除。
如上所述，即使加上尺寸大而效果更大的輔助圖案SP23，也不會 在晶圓上殘存圖IOD所示的圖案AP22,可以得到圖IOB所示的圖案。 於是，避免了輔助圖案析像後的圖案殘存在晶圓上而給裝置、電路帶 來不良影響的問題，同時由於使用尺寸大的輔助圖案，使製造變得容 易，從而可以提高成品率。
作為輔助圖案的示例，在圖12中示出在圖10中也表示的布 案LP22以及多個假圖案DP21。這樣，也可以將析像的較大尺寸的輔 助圖案作為面積率調整用的假圖案DP21加上。這時，假圖案DP21 的尺寸確定為使得最終在晶圓上不殘留假圖案DP21的痕跡。因而， 在使用作為用於硬掩模工序的面積率調整用輔助圖案起作用的假圖案 DP21時，可以避免假圖案DP21析像後的圖案殘存在晶圓上而給裝置、 電路上不良影響的情況。
(實施例4)
在本實施例中，表示圖4所示的分割/分配確定步驟(SDS8)時，使 用輔助圖案的其它例。如圖13及圖14所示，在作為由雙圖案形成中 的第1次圖案形成中使用的第1個掩模的掩模MK21上分配布案 LP21。在掩才莫MK21上在布案LP21之外還形成輔助圖案SP24。 輔助圖案SP24在作為襯底的晶圓WF上析像，在使用掩模MK21的第 1次圖案形成中，形成為在晶圓上殘留痕跡的尺寸。另外，在作為在 雙圖案形成中的第2次圖案形成中使用的第2個掩模的掩模MK22上， 分配布案LP22。
形成在掩才莫MK22上的布案LP22，與第1次圖案形成時形成 在晶圓WF上的輔助圖案SP24的痕跡相重疊，將圖案AP23形成在晶 圓WF上。也就是，確定尺寸和位置，以形成布案LP22與輔助圖 案SP24的痕跡重疊的構造。因而，輔助圖案SP24的痕跡被完全包含 在根據布案LP22而形成在晶圓WF上的圖案AP23中，或者，輔 助圖案SP24的痕跡處於圖案AP23外的面積小，或者處於圖案AP23 內的面積小。因此，輔助圖案SP24的痕跡在使用掩4莫MK22的第2 次圖案形成中不構成問題。
如上所述，可對應於在另一掩沖莫、工序(上述例中，掩才莫MK22和 第2次圖案形成)中構成圖案的部分(上述例中，形成圖案AP23的部分) 在晶圓上析像，還可在晶圓上配置有痕跡殘留的輔助圖案SP24。即便 使用這樣的輔助圖案SP24，最終也不影響晶圓圖案的形狀，另外，由 於其尺寸小，不會對裝置、電路造成不良影響，可實現輔助圖案插入 效果好的製造工藝，提高成品率。
在本實施例中，就使掩模MK21的輔助圖案SP24重疊在掩模MK22
的布案LP22上的示例作了描述，但在能夠使掩模MK22上的輔 助圖案重疊在摘r才莫MK21的圖案上的情況下，使用它也可取得同樣的 效果。顯然，兩者結合使用時，也可通過結合使用而得到同樣的效果。
而且，在本實施例中，示出了在2個掩才莫MK21、 MK22上分配布 案的示例，但掩^f莫的數量也可為3個以上。在這種情況下，在比 使用形成輔助圖案的掩才莫的圖案形成更後面的圖案形成中，如果形成 在掩模上的布案與輔助圖案的痕跡是重疊的構造，則析像後的輔 助圖案的痕跡消除。也就是，進行雙圖案形成時，可確定形成在第n(n 為2以上的數)次圖案形成所用的掩才莫上的布案的尺寸和位置，以 形成使之與在第(n - k)(k為比n更小的自然數)次圖案形成中所形成輔 助圖案的痕跡重疊的構造。如此，可取得雖然使用具有在晶圓上析像 的尺寸而可更加擴大焦點深度的輔助圖案，但最終不會對晶圓圖案的
形狀有影響(或影響小)的效果。
(實施例5)
在本實施例中，說明圖4所示的分割/分配條件確定步驟(SDS8)中 應考慮的有關布案的分割/分配條件與布案的製造精度要求 的關係。如圖15A所示，布案組LPG3由製造精度要求較高的布 案LP31和用斜線表示的製造精度較低的布案LP32構成。距 離D31是不能分離並形成布案的不可能製造的距離。另外，距離 D32是製造上理想的距離。
在布案組LPG3的布案LP31、 LP32之間的間隔中，在鄰 近距離D31的部分，布案組LPG3的製造不理想。另一方面，在 鄰近距離D32的部分，布案組LPG3的製造是理想的。這時，將 布案LP31和LP32分配在不同的掩沖莫上的分配方法中，雖然避免 了不可能製造的距離D31，但失去了對布案組LPG3的製造理想
的距離D32。
將一例適用於這種情況的分配方法示於圖15B。如圖15B所示， 布案LP32 ^R分割/分配成布案LP33 LP35。對應於布案 LP31,在不可能製造的距離D31鄰近的部分作為布案LP34分配 後，分配在與布案LP31不同的掩;f莫上。另一方面，在對應於布圖 圖案LP31理想的距離D32鄰近的部分作為布案LP33及LP35分 配後，分配在與布案LP31相同的掩模上。
也就是，在布案組LPG3中，分割製造精度要求相對低的布圖 圖案LP32,形成布案LP33 LP35。被分割的布案LP33、 LP35 及LP34考慮與布案LP31之間的距離，^皮分配在不同的多個掩才莫 上。如此，避免了不可能製造距離D31，同時可以確保製造上理想的 距離D32，使製造變得容易，從而使成品率提高。顯然，即使用在分 配數大於2的情況，也可取得同樣的效果。
也就是，在布案組LPG3中，輔助圖案SP31形成在與形成制 造精度要求相對高的布案LP31的掩才莫相同的掩模上，使其與製造 精度要求相對低的布案LP32重疊。於是，避免了不可能製造距離 D31，同時可以確保製造上理想的距離D32。因而，製造變得容易，
可以提高成品率。顯然，即使用在將分配數大於2的情況下，也可取
得同樣的效果。
作為對應於布案LP31的輔助圖案，也可以使用非析像尺寸的 輔助圖案，如實施例3及4所示，也可以在析像後的步驟中使用消除 痕跡的尺寸的輔助圖案。另外，如本實施例所示，也可以配置析像並 晶圓上殘留痕跡的輔助圖案SP31。同樣，也可將對應於布案LP32 的輔助圖案配置在布案LP31的區域。但是，輔助圖案的影響對最 終性的晶圓的圖案給予影響的情況下，如本實施例所示，僅生成相對 於布案LP31的輔助圖案SP31是有效的，使其重疊在製造要求精 度較低的布案LP32上。
為了避免不可能製造的距離D41,也可以分割布案LP41,但 在本實施例中，布案LP41的製造精度要求高，假設為不能分割布 案LP41。另外，布案LP42、 LP43製造精度要求較低，假設 為可分割。 一般，即使在十分長的布案處於鄰接的布案是不 可能製造的距離D41而不能製造的情況下，如果縮短該布案對應 於鄰接的布案的邊的長度，也是可製造的。本實施例是利用此特 點的示例。這裡，將關注的布案的縱向的邊稱為邊緣，將其長度
稱為邊長。
也就是，布案LP42、 LP43相對於布案LP41,整體上配 置在作為不可能製造的位置。但是，如圖17B所示，布案LP41、 LP43被分割成LP44及LP45 。被分割後的布案LP44 、 LP45的邊 長是距離D42。邊長作為D42的布案，如果與鄰接的布案的 間隔是距離D41,則認為是可分離、製造的。也就是布案LP44、 45的邊長相對於鄰接的布案LP41即使是處於距離D41，也是可 製造的邊長。布案LP42、 LP43被分割，使其相對於布案LP41 構成可製造的邊長。
如上所述，對於具有十分長的邊長的布案LP42、 LP43相對於 在鄰近布案LP41的情況下是不可能製造的距離D41,可以分割、 分配布案LP42、 LP43,即使存在該距離D41，也可形成可製造的 邊長(距離D42)。於是，即使在距離D41下鄰近，也能進行布案 LP44、 45的製造，並且成品率提高。顯然，即使用於分配數大於2的 場合，也可取得同樣的效果。
(實施例8)
在本實施例中，說明另一例在圖4所示的分割/分配條件確定步驟 (SDS8)中，使用圖17A所示的布案組LPG4時的情況。如實施例 7說明過的那樣，圖18所示的各布案間的距離分別是不可能分離、 製造的布案的距離。這時，可以通過分割U字形布案來避免 不可能製造距離D41。
如圖18所示，在U字形布案上形成與下層布案和布線連 接的孔圖案HP。孔圖案HP與布線圖案可以用雙金屬鑲嵌(dual damascene)法形成。
這裡，考慮在分割布案後，由於分割後的近旁的布案的 對準偏移，稍有變粗、變細的情況。在這樣的情況下，如圖18所示， 在孔圖案HP的近旁，選擇地分割U字形布案而設置成為布 案LP46、 LP47。從而，在連接部上布線變粗的情況下，可以更加改善 孔圖案HP與布案的連接狀態，相反地，在連接部上發生布線變 細的情況下，由於雙金屬鑲嵌工藝而不會斷線，可以使成品率提高。 顯然，即使用於孔圖案沒有形成在U字形布案上的情況，也可取 得同樣的效果。
(實施例9)
在本實施例中，說明在圖4所示的分割/分配條件確定步驟(SDS8) 中，不將多個布案分配在同一掩才莫上而形成的方法。如圖19所示， 作為設計布案的布案組LPG5由布案LP51、 LP52、 LP53 構成。布案LP51與LP52之間、LP52與LP53之間的距離分別為 距離D51、 D52。
如圖20A所示，將示於圖19的設計布案分配成由布案 LP51和LP52構成的布案組LPG5a,以及由布案LP53構成 的布案組LPG5b。即，鄰接的布案LP51和LP52沒有被分配 在不同的掩模上而形成為同 一掩模。這樣的分配方法在以下的情況下 是可能的。
也就是，在圖4所示的分割/分配條件確定步驟(SDS8)中，如圖20b 所示，在它們之間生成假想的布案VLP，使布案LP51及LP52 的兩方保持接觸或重疊。於是，布案LP51及LP52被假想地連接。 布案LP51及LP52:f皮假想地連接後，進行布案組的分配，而 被假想地連接後的布案LP51及LP52作為假想的1個布案處
理。因此，布案LP51和LP52沒有被分配在不同的掩模上。另夕卜， 進行分割時，將假想的布案VLP和由假想的布案VLP連接 的布案LP51及LP52設為沒有分割。如此，可防止將布案LP51 及LP52分配給不同的掩模。
如圖21A所示，將圖19所示的布案分配成由布案LP51 及LP53構成的布案組LPG5c，以及由布案LP52構成的布圖 圖案組LP5d。即，不相鄰的布案LP51及LP53沒有分配在不同的 掩模上而形成在同一掩模上。這樣的分配方法能夠以如下方式實現。
如果將布案LP51及LP53用圖20B那樣的假想布案VLP 連接，則包含布案LP52的3個布案用假想的布案VLP 連接，不能將布案LP51和LP52以及布案LP52和LP53分配 在不同的掩模上。
對此，如圖21B所示，在它們之間生成假想的通路VP,使其保持 布案LP51及LP53的兩方接觸或重疊，(或者，在內部分配同一的 布案ID,使其被識別為連接布案LP51及LP53)。假想的通路 VP與假想的VLP不同，僅表示兩端的坐標，和連接處於兩端的布圖 圖案，假想的通路VP形成的線段即使與怎樣的布案交叉也不加 以考慮。
於是，布案LP51和LP53被假想地連接。其後，進行布 案組的分配，而^皮假想地連接的布案LP51和LP53作為假想的1 個布案處理。因此，布案LP51和LP53沒有^^皮分配在不同的 掩模上。另外，進行分割時，假想的通路VP連接的布案LP51和 LP53成為如沒有分割那樣。如果這樣做，可以防止沒有鄰接的布 案LP51及LP53向不同的掩沖莫分配。
如上所述，假定將鄰接的或不鄰接的多個布案假想地連接， 由於將布案組分配到多個掩才莫上，達到可以抑制布案向不同 的掩模分配。據此，製造變得容易，成品率提高。即使適用於將分配 數做得大於2的情況，也可取得同樣的效果是明確的。
(實施例10)
在本實施例中，說明在圖4所示的分割線候補生成步驟(SDS7)中， 生成分割布案的候補分割線，再在圖4所示的分割/分配條件確定 步驟(SDS8)中確定分割線的方法。布案在分割線中被分割，但分 割線的位置可根據與被分割的布案鄰接的其它的布案的配置 來設定。
如圖22所示，相對於布案LP61、 LP62，作為不可能製造的 布案間隔是距離D61。從布案LP61及LP62的對向的邊表示 淨W巨離D61分離後的位置是虛線SL61及SL62。將虛線SL61及SL62 與布案LP61及LP62的邊的交點，作為分割線探索的起點的分割 點SM61。從而，可以限定候補分割線數，因此，可以減輕用於分割 線選擇的計算處理負荷。
即使分割布案而成為比作為不可能製造的圖案尺寸的距離 D62更小的尺寸，由於不能製造^1分割後的布案，也不希望進行 那樣的分割。
在這樣的情況下，如圖23所示，在虛線SL62與布案LP62的 邊的交點上，不設置作為候補分割線的分割點。於是，將產生不可能 製造的圖案尺寸的分割線從候補分割線中除去，由於可以限定候補分 割線數，可以更加減輕對用於分割線選擇的計算處理負荷。
不可能製造的圖案的距離及尺寸根據布案種類(線端、邊緣等) 或布案的尺寸而不同。因此，通過根據這些因素來設置候補分割 線，在用圖23說明的方法消除的分割線可留存，可以提高分割的效果。 這^M々方法，可以如下實現。這裡，將關注的布案的矩形的短邊 稱為線端，將縱向的邊稱為邊緣。
如圖24所示，布案LP63的線端與布案LP64的邊緣鄰近。 因此，在處於距離D62的虛線SL63及SL64,與布案LP63及LP64 的邊的交點上，設置候補分割線(分割點SM62)。另一方面，布案 LP64與LP65鄰近，相互的邊緣;波此相對。因此， >火布案LP64 和布案LP65設置與距離D62不同的(例如)更大的距離D63, 在虛線SL65及SL66與布案LP64及LP65的邊的交點上，設置候 補分割線。而且，布案LP63與LP66鄰近，4吏相互的線端;f皮此相 對。因此，從布案LP63及LP66的線端設置與上述的距離D62、 D63不同的(例如)處於比D62及D63更小的距離D64的虛線SL67 及SL68，在與布案LP63及LP66的邊的交點上設置候補分割線。 從而，能夠提高分割的效果。
另外，通過參照形成在別的掩^^莫上的布案來配置分割點，或 配置在另行製作的任意布案與圖24所示的布案LP63 LP66 的交點上，在更重要的位置上限定數量而配置分割點。並且，可通過 根據條件指定是否需要在每個分割點使用該分割點或每個分割點上附 加是否使用該分割點的成本函數的加權來控制分割線的導入。
本發明的半導體裝置的製造方法及掩模，可特別有利地用於在使 用後32nm節點工藝的SOC(將System on a Chip:將裝置(系統)的主要 功能搭載在l個晶片上的集成電路)、存儲器等。
以上對本發明作了詳細的描述和說明，不言而喻，這些描述和說 明僅用於舉例說明而不對本發明構成限制，本發明的範圍由附加的權 利要求規定。
權利要求
1. 一種使用雙圖案形成的半導體裝置的製造方法，其特徵在於，設有:準備在所述雙圖案形成中使用的多個掩模的步驟；以及用所述多個掩模進行所述雙圖案形成的步驟，準備所述多個掩模的步驟包含:根據使用所述多個掩模中各掩模的曝光步驟的特性，並考慮布案的尺寸，將布案組分配到多個掩模上的步驟。
2. 如權利要求1所述的半導體裝置的製造方法，其特徵在於，在所述分配步驟中，以鄰接的所述布案間的距離或所述布圖 圖案的寬度大小為基準，將所述布案組分配到多個4務才莫上。
3. —種使用雙圖案形成的半導體裝置的製造方法，其特徵在於， 設有準備在所述雙圖案形成中使用的多個掩沖莫的步驟；以及 用所述多個掩^^莫進行所述雙圖案形成的步驟，準備所述多個掩模的步驟包含根據使用由所述多個掩模形成的 蝕刻掩模的蝕刻步驟的特性，並考慮布案的尺寸，將布案組 分配到多個掩沖莫上的步驟。
4. 一種使用雙圖案形成的半導體裝置的製造方法，其特徵在於， 設有準備在所述雙圖案形成中使用的多個掩模的步驟；以及 用所述多個掩才莫進行所述雙圖案形成的步驟， 在所述掩才莫的至少 一個掩才莫上，在布案之外還形成輔助圖案， 所述輔助圖案在襯底上析像，並確定尺寸及位置，以在所述輔助圖案析像後的步驟中消除經析像的所述輔助圖案的痕跡。
5. —種用於權利要求4所述的半導體裝置的製造方法的掩模。
6. —種使用雙圖案形成的半導體裝置的製造方法，其特徵在於， 設有準備在所述雙圖案形成中使用的多個掩才莫的步驟；以及 用所述多個掩才莫進行所述雙圖案形成的步驟，在所述掩才莫的至少一個掩才莫上，在布案之外還形成輔助圖案，所述輔助圖案形成為在襯底上析像的大小，在進行所述雙圖案形成的步驟中的第n次圖案形成中確定尺寸及 位置，以成為所述布案與在第n-k次圖案形成中形成的所述輔助 圖案的痕跡相重疊的構造，其中n為2以上的整數，k為比n小的自 然數。
7. —種使用雙圖案形成的半導體裝置的製造方法，其特徵在於， 設有準備在所述雙圖案形成中使用的多個掩模的步驟；以及 用所述多個掩^1進行所述雙圖案形成的步驟，準備所述多個掩^^莫的步驟包含在布案組中分割製造精度相 對低的布案的步驟；以及將經分割的所述布案分配到多個掩 模上的步驟。
8. —種使用雙圖案形成的半導體裝置的製造方法，其特徵在於， 設有準備在所述雙圖案形成中使用的多個掩才莫的步驟；以及 用所述多個掩才莫進行所述雙圖案形成的步驟，準備所述多個掩模的步驟包含將輔助圖案形成在形成了製造精 度要求相對高的布案的掩^f莫上，以重疊在布案組中所述製造 精度要求相對低的布案上的步驟。
9. 一種使用雙圖案形成的半導體裝置的製造方法，其特徵在於， 設有準備在所述雙圖案形成中使用的多個掩才莫的步驟；以及 用所述多個掩才莫進行所述雙圖案形成的步驟，準備所述多個掩模的步驟包含將配置在作為整體不可能製造的 位置上的布案分割，以成為可能製造的邊長的步驟。
10. —種使用雙圖案形成的半導體裝置的製造方法，其特徵在於，設有準備在所述雙圖案形成中使用的多個掩才莫的步驟；以及 用所述多個掩才莫進行所述雙圖案形成的步驟， 準備所述多個掩模的步驟包含假定多個布案假想地連接， 從而將布案組分配到多個摘r才莫上的步驟。
11. 一種使用雙圖案形成的半導體裝置的製造方法，其特徵在於， 設有準備在所述雙圖案形成中使用的多個掩模的步驟；以及 用所述多個掩才莫進行所述雙圖案形成的步驟，準備所述多個掩才莫的步驟包含分割布案的步驟， 分割所述布案的分割線的位置，根據鄰接於所述布案的 其它的布案的配置而設定。
全文摘要
本發明提供使用雙圖案形成的半導體裝置的製造方法及掩模，其中分配布案來避免成品率下降。該半導體裝置的製造方法包括準備在雙圖案形成中使用的多個掩模的步驟。另外，還包括使用上述多個掩模來進行雙圖案形成的步驟。準備多個掩模的步驟包含根據使用多個掩模中的各個掩模的曝光步驟的特性，並考慮布案(LP1～LP4)的尺寸，將布案組(LPG1)分配到多個掩模上的步驟。
文檔編號G03F1/68GK101378009SQ20081021253
公開日2009年3月4日 申請日期2008年8月29日 優先權日2007年8月29日
發明者坂井淳二郎, 田岡弘展, 茂庭明美 申請人:株式會社瑞薩科技