襯底結構、半導體結構及其製造方法與流程

2023-10-10 09:29:54 2

本發明的實施例涉及集成電路器件，更具體地，涉及襯底結構、半導體結構及其製造方法。

背景技術：

集成電路(IC)的製造已經大大地受到增加半導體器件中形成的集成電路的密度的需求的驅動。這通常是通過實施更多積極的設計規則以允許形成的IC器件的更大的密度來完成。然而，諸如電晶體的IC器件的增加的密度也已經增加了處理具有減小的部件尺寸的半導體器件的複雜性。

微電子機械系統(MEMS)是一種通常稱為微型機械和電子機械元件(即，器件和結構)(使用微製造技術製成)的技術。近年來，MEMS結構是在集成電路技術的領域中發展起來的，其中，在襯底上形成的MEMS器件以機械和電部件為特徵。MEMS器件包括諸如傳感器、閥門、齒輪、致動器、反光鏡、加熱器、印表機噴嘴等。一般地，MEMS結構包括具有MEMS器件和蓋結構的襯底結構，並且MEMS器件放置在蓋結構之間。在MEMS結構的製造工藝中，進一步改進是在按比例縮小工藝中不斷滿足性能需求所必需的。

技術實現要素：

本發明的實施例提供了一種用於微電子機械系統(MEMS)器件的襯底結構，包括：蓋，具有腔；以及微電子機械系統(MEMS)襯底，設置在所述蓋上，所述MEMS襯底具有暴露所述腔的多個孔洞，並且所述孔洞的縱橫比大於30。

本發明的另一實施例提供了一種製造半導體結構的方法，所述方法包括：在第一襯底中形成溝槽；將具有第二子孔洞的第二襯底堆疊在所述第一襯底上，並且所述第二子孔洞暴露所述溝槽；將具有腔的蓋接合在所述第二襯底上；以及減小所述第一襯底的厚度以將所述溝槽轉變為第一子孔洞。

本發明的又一實施例提供了一種製造半導體結構的方法，所述方法包括：接收具有腔的蓋；在所述腔中填充第一支撐層；形成第一襯底以覆蓋所述第一支撐層；在所述第一襯底中形成第一子孔洞以暴露所述第一支撐層；在所述第一子孔洞中填充第二支撐層；形成第二襯底以覆蓋所述第二支撐層；在所述第二襯底中形成第二子孔洞以暴露所述第二支撐層；以及去除所述第一支撐層和所述第二支撐層。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該指出，根據工業中的標準實踐，各個部件未按比例繪製。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1A是根據一些實施例的MEMS襯底的示意性頂視圖。

圖1B是根據一些實施例的用於MEMS器件的襯底結構的示意性截面圖。

圖1C是根據一些實施例的半導體結構的示意性截面圖。

圖2示出了根據各個實施例的製造半導體結構的方法的流程圖。

圖3A至圖3E是根據各個實施例的處於製造的中間階段的圖1C中的半導體結構的截面圖。

圖4示出了根據各個實施例的製造半導體結構的另一方法的流程圖。

圖5A至圖5G是根據各個實施例的處於製造的中間階段的圖1C中的半導體結構的截面圖。

具體實施方式

以下公開內容提供了許多用於實現所提供主題的不同特徵的不同實施例或實例。下面描述了組件和布置的具體實例以簡化本發明。當然，這些僅僅是實例，而不旨在限制本發明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實施例，並且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實例。此外，本發明可在各個實施例中重複參考標號和/或字符。該重複是為了簡單和清楚的目的，並且其本身不指示所討論的各個實施例和/或配置之間的關係。

而且，為便於描述，在此可以使用諸如「在…之下」、「在…下方」、「下部」、「在…之上」、「上部」等空間相對術語，以描述如圖所示的一個元件或部件與另一個(或另一些)原件或部件的關係。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，而本文使用的空間相對描述符可以同樣地作出相應的解釋。

一般地，拋光晶圓至期望的厚度，並且在晶圓中形成孔洞以限定諸如彈簧和加速度計的不同的微電子機械系統(MEMS)結構。由於MEMS結構的尺寸隨著半導體器件的部件尺寸的減小而減小，因此MEMS結構的厚度必須增大以滿足MEMS結構的需求(諸如加速度計的質量和彈簧的強度)。然而，MEMS結構的厚度受到加工能力限制。具體地，通過本技術形成的孔洞的縱橫比限於小於30的值，並且因此該孔洞不能穿透具有更大厚度的晶圓以及限定MEMS結構。

為了解決上述問題，本發明提供了用於MEMS器件的襯底結構、半導體結構及其製造方法。該襯底結構和半導體結構包括孔洞，並且孔洞的縱橫比大於30以滿足下一代的半導體結構的需求。

圖1A是根據一些實施例的MEMS襯底120的示意性頂視圖。如圖1A所示，MEMS襯底120包括多個孔洞122以限定不同的MEMS結構124。具體地，圖1A中的MEMS結構124是彈簧124a、加速度計124b和電容器極板124c，但是不限於此。彈簧124a支撐加速度計124b並且允許加速度計124b在不同的方向上移動(例如，+x、-x、+y、-y、+z或–z方向上)。此外，加速度計124b和電容器極板124c都是導電的，並且因此形成電容器。

在一些實施例中，MEMS襯底120是加速計。如果MEMS襯底120不感測加速度，則加速度計124b位於平衡點處。當MEMS襯底120在一個方向上感測加速度時，加速度計124b移動至與加速度方向相對的方向上。因此，相應地改變了加速度計124b和電容器極板124c之間的電容。通過測量電容的改變，計算加速度率和加速度方向。

在各個實施例中，MEMS結構124是任何合適的結構。MEMS結構124的實例還可以包括但是不限於致動器、傳感器、閥門、齒輪、陀螺儀、槓桿和鉸鏈。MEMS結構124的共同應用還包括壓力傳感器、陀螺儀、羅盤、擴音器、振蕩器、致動器、反光鏡、加熱器和印表機噴嘴。

圖1B是根據一些實施例的用於MEMS器件的襯底結構10的示意性截面圖。襯底結構10包括蓋110和MEMS襯底120。蓋110包括腔112，並且MEMS襯底120設置在蓋110上。腔112通過MEMS襯底120的孔洞122暴露，並且孔洞122的縱橫比大於30。孔洞122的縱橫比是孔洞122的深度D和孔洞122的寬度W的比率。在一些實施例中，孔洞122的寬度W在從約1μm至約2μm的範圍內。在一些實施例中，孔洞122的深度D在從約60μm至約90μm的範圍內。在一些實施例中，襯底結構10還包括設置在蓋110和MEMS襯底120之間的蝕刻停止層。用不同的方式解釋為，蝕刻停止層位於朝向MEMS襯底120的蓋110的表面上。

在各個實施例中，孔洞122的縱橫比為35、40、45、50、55、60、65、70、75、75、80、85、90，但是不限於此。

在一些實施例中，蓋110和MEMS襯底120是塊狀矽襯底。在各個實施例中，蓋110和MEMS襯底120包括元素半導體，包括單晶、多晶和/或非晶結構的矽或鍺。在各個實施例中，蓋110和MEMS襯底120包括化合物半導體，包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦。在各個實施例中，蓋110和MEMS襯底120包括合金半導體，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；任何其它合適的材料；和/或它們的組合。

在一些實施例中，其中，蓋110和MEMS襯底120是其中無有源組件(諸如，P-溝道鰭式場效應電晶體(PFET)、N-溝道鰭式場效應電晶體(NFET)、金屬氧化物半導體場效應電晶體(MOSFET)、互補金屬氧化物半導體電晶體(CMOS)、高電壓電晶體和高頻電晶體)的毯狀晶圓。

如圖1B所示，每個孔洞122均由第一子孔洞122a、第二子孔洞122b和第三子孔洞122c組成。具體地，MEMS襯底120由至少兩個襯底形成。圖1B中示出的MEMS襯底120包括第一襯底120a、第二襯底120b和第三襯底120c，但是不限於此。第一襯底120a覆蓋蓋110的腔112，並且多個第一子孔洞122a穿過第一襯底120a以暴露腔112。第二襯底120b設置在第一襯底120a上，並且多個第二子孔洞122b穿過第二襯底120b。每個第二子孔洞122b與一個第一子孔洞122a基本對準。第三襯底120c設置在第二襯底120b上，並且多個第三子孔洞122c穿過第三襯底120c。每個第三子孔洞122c與一個第二子孔洞122b基本對準。術語「基本對準」指的是具有一些可接受的偏差的對準並且不需要精確對準。因此，第一子孔洞122a、第二子孔洞122b和第三子孔洞122c共同形成了孔洞122，並且由於第一子孔洞122a、第二子孔洞122b和第三子孔洞122c全部具有約30的縱橫比，因此孔洞122的縱橫比大於30。雖然圖1B中示出的MEMS襯底120由三個襯底組成，但是襯底的數量不限於此。

現在參照圖1C，圖1C是根據一些實施例的半導體結構的示意性截面圖。在圖1C中，半導體結構100包括設置在襯底結構10上的器件襯底140，並且器件襯底140與襯底結構10接合。具體地，襯底結構10還包括MEMS襯底120上的第一接合焊盤150，並且器件襯底140還包括設置在器件襯底140下方的第二接合焊盤142，第二接合焊盤142與第一接合焊盤150接合。在一些實施例中，第一接合焊盤150與第二接合焊盤142由從鋁(Al)、金(Au)、鈦(Ti)、鉭(Ta)、鎳(Ni)和錫(Sn)組成的組中選擇的材料製成。在一些實施例中，在第一接合焊盤150和第二接合焊盤142之間形成諸如Ge/Al、Ge/Au或Si/Au的共晶接合。在一些實施例中，在第一接合焊盤150和第二接合焊盤142之間形成諸如Si/Al或Si/Ti的擴散接合。

器件襯底140還包括一個或多個集成電路146和互連層144(例如，金屬線和通孔)，並且第二接合焊盤142通過互連層144電連接至集成電路146。在一些實施例中，集成電路146是諸如電晶體(例如，NMOS和PMOS電晶體)的CMOS器件。在一些實施例中，器件襯底140也包括隔離結構和/或與集成電路146相關的任何其它元件。

本發明的另一方面提供了製造半導體結構的方法。參照圖2，圖2示出了根據各個實施例的製造半導體結構的方法的流程圖。該流程圖包括以下步驟。在操作210中，在第一襯底中形成溝槽。在操作220中，具有第二子孔洞的第二襯底堆疊在第一襯底上，並且第二子孔洞暴露溝槽。在操作230中，將具有腔的蓋接合在第二襯底上。在操作240中，減小第一襯底的厚度以將溝槽轉變為第一子孔洞。

同時參照圖3A至圖3E。圖3A至圖3E是根據各個實施例的處於製造的中間階段的圖1C中的半導體結構的截面圖。在圖3A和操作210中，在第一襯底120a中形成溝槽121。溝槽121可以使用包括光刻和蝕刻工藝的合適的工藝製造。光刻工藝可以包括形成上覆第一襯底120a的光刻膠層(未示出)，曝光光刻膠層以形成圖案，實施曝光後烘烤工藝並且顯影圖案以形成掩模元件。上述提到的掩模元件用於保護部分第一襯底120a而通過蝕刻工藝在第一襯底120a中形成溝槽121。在一些實施例中，蝕刻工藝是深反應離子蝕刻(DRIE)工藝，從而保證溝槽121具有高度垂直的側壁。在各個實施例中，溝槽121的深度小於30μm，並且溝槽121的寬度在從約1μm至約2μm的範圍內。

繼續圖3B和操作220，具有第二子孔洞122b的第二襯底120b堆疊在第一襯底120a上，並且第二子孔洞122b暴露溝槽121。第二襯底120b接合在第一襯底120a上，並且實施圖3A中提到的光刻和蝕刻工藝(諸如DRIE工藝)以形成與溝槽121基本對準的第二子孔洞122b以暴露溝槽121。在一些實施例中，在形成第二子孔洞122b之前，減小第二襯底120b的厚度。在各個實施例中，第一襯底120a和第二襯底120b通過使用諸如共晶接合、熱壓接合和附著接合的合適的工藝接合。在各個實施例中，第二子孔洞122b的深度小於30μm，並且第二子孔洞122b的寬度在從約1μm至約2μm的範圍內。

在一些其它實施例中，在接合第一襯底120a和第二襯底120b之前，在第二襯底120b中形成第二子孔洞122b。具體地，減小第二襯底120b的厚度，並且實施圖4A中提到的光刻和蝕刻工藝(諸如DRIE工藝)以形成第二子孔洞122b。之後，具有多個第二子孔洞122b的第二襯底120b與第一襯底接合，並且每個第二子孔洞122b均與一個溝槽121基本對準。

繼續圖3C，圖3C示出了根據各個實施例的可選操作。在圖3C中，具有第三子孔洞122c的第三襯底120c堆疊在第二襯底120b上，並且第三子孔洞122c暴露了第二子孔洞122b。第三襯底120c接合在第二襯底120b上，並且實施圖3A中提到的光刻和蝕刻工藝(諸如DRIE工藝)以形成與第二子孔洞122b基本對準的第三子孔洞122c以暴露第二子孔洞122b。在一些實施例中，在形成第三子孔洞122c之前，減小第三襯底120c的厚度。在一些實施例中，第二襯底120b和第三襯底120c通過使用諸如共晶接合、熱壓接合和附著接合的合適的工藝接合。在各個實施例中，第三子孔洞122c的深度小於30μm，並且第三子孔洞122c的寬度在從約1μm至約2μm的範圍內。在各個實施例中，在不背離本發明的精神和範圍的情況下，省略了圖3C中的操作。

在一些其它實施例中，在接合第二襯底120b和第三襯底120c之前，在第三襯底120c中形成第三子孔洞122c。具體地，減小第三襯底120c的厚度，並且實施圖3A中提到的光刻和蝕刻工藝(諸如DRIE工藝)以形成第三子孔洞122c。之後，具有多個第三子孔洞122c的第三襯底120c與第二襯底120b接合，並且每個第三子孔洞122c均與一個第二子孔洞122b基本對準。

在一些實施例中，第一襯底120a、第二襯底120b和第三襯底120c是無有源組件的毯狀晶圓。

繼續圖3D和操作230，具有腔112的蓋110接合在第二襯底120b上。如圖3D所示，蓋110與第三襯底120c接合，並且第三子孔洞122c與腔112連接。在一些實施例中，蓋110由毯狀晶圓形成，並且對毯狀晶圓實施光刻和蝕刻工藝以形成腔112。在各個實施例中，第三襯底120c和蓋110通過使用諸如共晶接合、熱壓接合和附著接合的合適的工藝接合。

在一些其它實施例中，蓋110與第二襯底120b接合而省略了圖3C中提到的操作，並且第二子孔洞122b與腔112連接。

繼續圖3E和操作240，減小第一襯底120a的厚度以將溝槽121轉變為第一子孔洞122a。蓋110提供支撐力以防止第一襯底120a、第二襯底120b和第三襯底120c倒塌。首先，翻轉圖3D中的過渡結構，並且減小第一襯底120a的厚度以暴露溝槽121的底部，從而將溝槽121轉變為第一子孔洞122a。在一些實施例中，通過多個步驟減小第一襯底120a的厚度。例如，首先實施化學機械拋光(CMP)工藝以減小第一襯底120a的厚度，但是在CMP工藝之後，剩餘的厚度在溝槽121上以防止漿料進入腔112。之後，實施幹蝕刻工藝以去除剩餘的厚度，並且因此暴露了溝槽121的底部以將溝槽121轉變為第一子孔洞122a。第一子孔洞122a、第二子孔洞122b和第三子孔洞122c共同形成縱橫比大於30的孔洞122，並且不同的MEMS結構124由孔洞122分隔開。

該方法還包括將器件襯底140接合至第一襯底120a以形成如圖1C中所示的半導體結構的操作。在第一襯底120a上形成第一接合焊盤150，並且第一接合焊盤150通過使用諸如共晶接合、熱壓接合和附著接合的合適的工藝接合至器件襯底140的第二接合焊盤142。器件襯底140還包括一個或多個集成電路146和互連層144(例如，金屬線和通孔)，並且第二接合焊盤142通過互連層144電連接至集成電路146。

本發明的另一方面提供了製造半導體結構的另一方法。參照圖4，圖4示出了根據各個實施例的製造半導體結構的方法的流程圖。該流程圖包括以下步驟。在操作410中，接收具有腔的蓋。在操作420中，在腔中填充第一支撐層。在操作430中，形成第一襯底以覆蓋第一支撐層，並且在第一襯底中形成第一子孔洞以暴露第一支撐層。在操作440中，在第一子孔洞中填充第二支撐層。在操作450中，形成第二襯底以覆蓋第二支撐層，並且在第二襯底中形成第二子孔洞以暴露第二支撐層。在操作460中，去除第一支撐層和第二支撐層。

同時參照圖5A至圖5G。圖5A至圖5G是根據各個實施例的處於製造的中間階段的圖1C中的半導體結構的截面圖。圖5A示出了操作410和操作420，接收具有腔112的蓋110，並且在腔112中填充第一支撐層510。在一些實施例中，蓋110由毯狀晶圓形成，並且對毯狀晶圓實施光刻和蝕刻工藝以形成腔112。在各個實施例中，第一支撐層510通過使用諸如CVD或PVD工藝的沉積工藝完全地填充了腔112，但是不限於此。

繼續圖5B和操作430，形成第一襯底120a以覆蓋第一支撐層510，並且在第一襯底120a中形成第一子孔洞122a以暴露第一支撐層510。第一襯底120a接合至蓋110，並且實施圖3A中提到的光刻和蝕刻工藝(諸如DRIE工藝)以形成暴露第一支撐層510的第一子孔洞122a。在形成第一子孔洞122a期間，第一支撐層510提供支撐力以防止第一襯底120a倒塌。在一些實施例中，在形成第一子孔洞122a之前，減小第一襯底120a的厚度。在一些實施例中，第一襯底120a和蓋110通過諸如共晶接合、熱壓接合和附著接合的合適的工藝接合。

繼續圖5C和操作440，在第一子孔洞122a中填充第二支撐層520。在各個實施例中，第二支撐層520通過使用諸如CVD或PVD工藝的沉積工藝完全地填充了第一子孔洞122a，但是不限於此。

繼續圖5D和操作450，形成第二襯底120b以覆蓋第二支撐層520，並且在第二襯底120b中形成第二子孔洞122b以暴露第二支撐層520。第二襯底120b接合至第一襯底120a，並且實施圖3A中提到的光刻和蝕刻工藝(諸如DRIE工藝)以形成暴露第二支撐層520的第二子孔洞122b。在形成第二子孔洞122b期間，第二支撐層520提供支撐力以防止第二襯底120b的倒塌。在一些實施例中，在形成第二子孔洞122b之前，減小第二襯底120b的厚度。在一些實施例中，第一襯底120a和第二襯底120b通過使用諸如共晶接合、熱壓接合和附著接合的合適的工藝接合。

繼續圖5E和圖5F，圖5E和圖5F示出了根據各個實施例的可選操作，並且在不背離本發明的精神和範圍的情況下，可以省略圖5E和圖5F中的操作。在圖5E中，在第二子孔洞122b中填充第三支撐層530。在各個實施例中，第三支撐層530通過使用諸如CVD或PVD工藝的沉積工藝完全地填充了第二子孔洞122b，但不限於此。

在圖5F中，形成第三襯底120c以覆蓋第三支撐層520，並且在第三襯底120c中形成第三子孔洞122c以暴露第三支撐層530。第三襯底120c接合至第二襯底120b，並且實施圖3A中提到的光刻和蝕刻工藝(諸如DRIE工藝)以形成暴露第三支撐層530的第三子孔洞122c。在形成第三子孔洞122c期間，第三支撐層530提供了支撐力以防止第三襯底120c的倒塌。在一些實施例中，在形成第三子孔洞122c之前，減小第三襯底120c的厚度。在一些實施例中，第二襯底120b和第三襯底120c通過使用諸如共晶接合、熱壓接合和附著接合的合適的工藝接合。

繼續圖5G和操作450，去除第一支撐層510和第二支撐層520。如果實施了圖5E和圖5F中的可選操作，隨著第一支撐層510和第二支撐層520一起，也去除了第三支撐層530，從而形成暴露蓋110的腔112的孔洞122。在一些實施例中，通過使用等離子體蝕刻工藝去除第一支撐層510、第二支撐層520和第三支撐層530。

在一些實施例中，第一支撐層510、第二支撐層520和第三支撐層530包括碳基聚合物材料。在各個實施例中，第一支撐層510、第二支撐層520和第三支撐層530是抗反射塗(ARC)膜。

該方法還包括將器件襯底140接合至第三襯底120c以形成圖1C中所示的半導體結構的操作。在第三襯底120c上形成第一接合焊盤150，並且第一接合焊盤150通過使用諸如共晶接合、熱壓接合和附著接合的合適的工藝接合至器件襯底140的第二接合焊盤142。器件襯底140還包括一個或多個集成電路146和互連層144(例如，金屬線和通孔)，並且第二接合焊盤142通過互連層144電連接至集成電路146。

上述討論的本發明的實施例具有超越現有方法和結構的優勢，並且該優勢總結如下。根據一些實施例，提供了用於MEMS器件的改進的襯底結構，該襯底結構的孔洞的縱橫比大於30以限定MEMS結構。具有更大的縱橫比的孔洞允許MEMS結構具有更大的厚度，並且因此滿足下一代的MEMS結構的需求。此外，每個孔洞均由多個子孔洞組成，並且這些子孔洞在未使用複雜的對準機制的情況下基本對準。具體地，也施加了用於圖案化第一子孔洞的掩模以用於圖案化第二子孔洞。因此，第一子孔洞和第二子孔洞對準並且共同形成了縱橫比大於30的孔洞，並且因此增加了製造工藝的效率。

根據一些實施例，本發明公開了用於微電子機械系統(MEMS)器件的襯底結構。該襯底結構包括蓋和微電子機械系統(MEMS)襯底。該蓋具有腔，並且MEMS襯底設置在蓋上。該MEMS襯底具有暴露腔的多個孔洞，並且該孔洞的縱橫比大於30。

在上述襯底結構中，還包括：蝕刻停止層，設置在所述蓋和所述MEMS襯底之間。

在上述襯底結構中，其中，所述孔洞的寬度在從1μm至2μm的範圍內。

在上述襯底結構中，其中，所述孔洞的深度在從60μm至90μm的範圍內。

在上述襯底結構中，其中，所述MEMS襯底還包括多個MEMS結構。

在上述襯底結構中，其中，所述MEMS襯底還包括多個MEMS結構，所述MEMS結構包括加速度計、彈簧和電容器極板。

在上述襯底結構中，其中，所述蓋和所述MEMS襯底是其中無有源組件的毯狀晶圓。

根據各個實施例，本發明公開了製造半導體結構的方法，該方法包括以下步驟。在第一襯底中形成溝槽，並且具有第二子孔洞的第二襯底堆疊在第一襯底上，第二子孔洞暴露了溝槽。具有腔的蓋接合在第二襯底上，並且減小第一襯底的厚度以將溝槽轉變為第一子孔洞。

在上述方法中，其中，將具有所述第二子孔洞的所述第二襯底堆疊在所述第一襯底上包括：在所述第一襯底上形成所述第二襯底；減小所述第二襯底的厚度；以及在所述第二襯底中形成所述第二子孔洞以暴露所述溝槽。

在上述方法中，還包括：將具有第三子孔洞的第三襯底堆疊在所述第二襯底上，並且所述第三子孔洞暴露所述第二子孔洞。

在上述方法中，還包括：將具有第三子孔洞的第三襯底堆疊在所述第二襯底上，並且所述第三子孔洞暴露所述第二子孔洞，其中，將具有所述第三子孔洞的所述第三襯底堆疊在所述第二襯底上包括：在所述第二襯底上形成所述第三襯底；減小所述第三襯底的厚度；以及在所述第三襯底中形成所述第三子孔洞以暴露所述第二子孔洞。

在上述方法中，還包括：將器件襯底接合至所述第一襯底。

在上述方法中，其中，減小所述第一襯底的厚度包括：拋光所述第一襯底；以及蝕刻所述第一襯底以暴露所述溝槽。

根據各個實施例，本發明公開了製造半導體結構的方法，該方法包括以下步驟。接收具有腔的蓋，並且在腔中填充第一支撐層。形成第一襯底以覆蓋第一支撐層，並且在第一襯底中形成第一子孔洞以暴露第一支撐層。在第一子孔洞中填充第二支撐層，並且形成第二襯底以覆蓋第二支撐層。在第二襯底中形成第二子孔洞以暴露第二支撐層，並且去除第一支撐層和第二支撐層。

在上述方法中，還包括：在形成所述第一子孔洞之前，減小所述第一襯底的厚度。

在上述方法中，還包括：在形成所述第二子孔洞之前，減小所述第二襯底的厚度。

在上述方法中，還包括：在所述第二子孔洞中填充第三支撐層；形成第三襯底以覆蓋所述第三支撐層；減小所述第三襯底的厚度；在所述第三襯底中形成第三子孔洞以暴露所述第三支撐層；以及去除所述第三支撐層。

在上述方法中，還包括：在所述第二子孔洞中填充第三支撐層；形成第三襯底以覆蓋所述第三支撐層；減小所述第三襯底的厚度；在所述第三襯底中形成第三子孔洞以暴露所述第三支撐層；以及去除所述第三支撐層，將器件晶圓接合至所述第三襯底。

在上述方法中，還包括：在所述第二子孔洞中填充第三支撐層；形成第三襯底以覆蓋所述第三支撐層；減小所述第三襯底的厚度；在所述第三襯底中形成第三子孔洞以暴露所述第三支撐層；以及去除所述第三支撐層，其中，所述第一支撐層、所述第二支撐層和所述第三支撐層包括碳基聚合物材料。

在上述方法中，還包括：在所述第二子孔洞中填充第三支撐層；形成第三襯底以覆蓋所述第三支撐層；減小所述第三襯底的厚度；在所述第三襯底中形成第三子孔洞以暴露所述第三支撐層；以及去除所述第三支撐層，其中，通過等離子體蝕刻工藝去除所述第一支撐層、所述第二支撐層和所述第三支撐層。

上面概述了若干實施例的特徵，使得本領域人員可以更好地理解本發明的方面。本領域人員應該理解，他們可以容易地使用本發明作為基礎來設計或修改用於實施與本人所介紹實施例相同的目的和/或實現相同優勢的其他工藝和結構。本領域技術人員也應該意識到，這種等同構造並不背離本發明的精神和範圍，並且在不背離本發明的精神和範圍的情況下，本文中他們可以做出多種變化、替換以及改變。