鎖相環頻率鎖定的檢測方法及電路的製作方法

2023-10-11 23:51:09

專利名稱：鎖相環頻率鎖定的檢測方法及電路的製作方法
技術領域：
本發明涉及電子電路技術領域，尤其涉及一種鎖相環頻率鎖定的檢測方法及電路。
背景技術：
鎖相環(Phase Locked Loop,縮寫為PLL)已成為現在電子系統中的基本構件之一， 它們被廣泛地用在通信、多媒體以及其它應用中，頻率合成器、FM解調器、時鐘恢復電 路以及音頻解碼器就是相關鎖相環電路的一些應用。
鎖相環電路是負反饋控制系統，通常的鎖相環在其正向路徑中包括鑑相\鑑頻器 (PFD)、電荷泵(CP)和振蕩器(VCO)、分頻器、振蕩器的輸出端經過分頻器後的分頻 信號與鑑相\鑑頻器的輸入端相連構成反向路徑。當鎖相環處於穩態時，該分頻信號與輸 入參考時鐘信號的相位和頻率差接近零，這種狀態稱為"鎖定"，否則稱為"失鎖"。鎖 相環電路處於鎖定時，該VCO的輸出就可以用在上述的各種應用中。相應地，需要這樣 一種鎖定檢測電路，它能夠確定該鎖相環電路是否正處在"鎖定"模式還是"失鎖"模 式。
通常應用於鎖相環的頻率鎖定檢測電路包括以下幾種
第一種是通過在一個基準時間內對檢測時鐘進行計數來判斷頻差。參考時鐘信號經過 基準時間產生電路進行固定分頻，得到一個時間段，為基準時間；然後在此基準時間內， 對待檢測時鐘進行計數；計數值被送到計數判斷電路中進行比較，如果該值在設定閾值的 允許偏差內，則認為該時鐘已完成鎖定，輸出鎖定信號為高；此種頻率鎖定判定方法雖然 實現了鎖相環頻率鎖定的判斷且實現過程較為簡單，但是由於在基準時間內進行檢測，對 頻率鎖定過程中可能出現的短暫失鎖現象無法處理，且對於超出設計範圍的極小固定頻差 無法實現檢測；
第二種是利用鎖相環輸出時鐘和參考時鐘進行比較來檢測輸出頻率是否鎖定。檢測電 路時通過比較鎖相環的輸出時鐘頻率和參考時鐘兩者的時鐘變化邊沿的接近程度來檢測輸 出頻率是否鎖定。當連續幾個時鐘周期內兩個時鐘的變化邊沿很接近，則檢測電路認鎖相環輸出時鐘的頻率己經鎖定，否則沒有鎖定。但這種電路的不足在於用模擬電路精確比較 兩個邊沿之間的小間隔，是十分困難的；另外，如果鎖相環存在靜態誤差，即使鎖相環的 輸出頻率已經鎖定，但該檢測電路仍然認為沒有鎖定，不能提供一個鎖定信號。

發明內容
本發明為解決上述技術問題提供了鎖相環頻率鎖定的檢測方法和電路，可以有效解決 檢測電路可靠性不高的問題。 本發明的技術方案如下
鎖相環頻率鎖定的檢測方法，其特徵在於每個信號時鐘周期內，當鎖相環中鑑相器 的輸出信號UP/DN相同時，進行緩慢正向積分，當鎖相環中鑑相器的輸出信號UP/DN存
在差異時，進行快速負向積分，通過積分累積的值來判斷鎖相環是否處於鎖定狀態。
所述檢測方法的具體步驟為
A、 當鎖相環處於低功耗(PD4)狀態時，鎖相環處於非工作狀態，鎖定檢測信號始終 為低；
B、 當鎖相環處於正常工作模式(PD=0)時，在一個鎖相環輸入時鐘周期內，當鎖相 環中鑑相器的輸出信號UP/DN之間有差異時，進行負向積分，即對電容進行快速放電； 反之進行正向積分，即對電容進行緩慢充電；
C、 當鎖相環處於失鎖狀態時，鎖相環中鑑相器的輸出信號UP的有效狀態大於或小 於DN的有效狀態，使得在一個鎖相環輸入時鐘周期內，負向積分值大於或等於正向積分 值，及電容放電速度大於或等於充電速度；在鎖相環處於失鎖狀態中時，總的積分值仍然 處於一個低於設計閾值的狀態，鎖定檢測信號始終為低；
D、 當鎖相環接近鎖定狀態時，鎖相環中鑑相器的輸出信號UP的有效狀態接近與 DN相等的有效狀態，此時在一個鎖相環輸入時鐘周期內，負向積分的時間小於正向積分 的時間，即電容放電速度小於充電速度，因此在鎖相環頻率鎖定後，積分的值最終會達到 並保持為高的狀態；
F、當積分值高於設計閾值時，鎖定檢測信號變為高，鎖相環已達到鎖定狀態。 根據上述檢測方法實現的鎖相環頻率鎖定的電路，其特徵在於包括依次連接的控制 邏輯模塊、誤差累積模塊、閾值比較模塊、整形輸出模塊，所述控制邏輯模塊用於產生差 分信號，誤差累積模塊受差分信號控制產生誤差累計信號，閾值比較模塊將誤差累計信號鎖相環中鑑頻/鑑相器的輸出信號UP/DN和鎖相環 的PD信號，用於產生信號EN/ENN，其中EN/ENN互為差分信號。
所述誤差累積模塊包括產生恆定電流的電流源I、開關K2N、開關K2、開關K1和電 容C;開關K2N受控制邏輯模塊產生的信號ENN控制，串聯在電流源I與地之間；開關 K2受控制邏輯模塊產生的信號EN控制，串聯於電流源I和開關K1中間；開關K1受控 制邏輯模塊產生的信號En控制，串聯於開關K2和地之間；電容C與開關K1並聯，且 與開關K2串聯。
所述閾值比較模塊用於對誤差累積模塊產生的誤差累計信號與設計閾值進行比較，得 到輸出信號OUT，閾值比較模塊可以為斯密特觸發器；
所述整形輸出模塊用於對閾值比較模塊的輸出信號OUT進行整形，然後輸出鎖相環 鎖定指示信號PLL_LOCK。
所述鎖相環頻率鎖定的電路的具體工作流程如下
當鎖相環處於低功耗狀態時，輸入信號PD4，控制邏輯模塊產生控制信號 EN=0/ENN=1;開關K1/K2N閉合，K2斷開，誤差累積模塊輸出(CHAR)的電壓等於 0，低於閾值比較模塊設定的比較閾值，閾值比較模塊輸出信號OlH^0，通過整形輸出模 塊整形輸出PLL—LOCK=0;
當鎖相環處於正常工作狀態時，輸入信號PD-O;
在一個鎖相環輸入時鐘周期內，鎖相環中鑑相器的輸出信號UP=0/DN=0或 P=1/DN=1，控制邏輯模塊產生控制信號EN=1/ENN=0;開關K2閉合，K1/K2N斷開，電 流源I產生的一個恆定電流通過開關K2在電容C上進行正向積分，誤差累積模塊輸出 CHAR上的電壓開始緩慢上升；當鎖相環中鑑相器的輸出信號UP=1/DN=0或UP= 0/DN-l時，控制邏輯模塊產生控制信號EN-0/ENN-l，開關K1/K2N閉合，K2斷開，電容C 的電荷通過開關K1進行放電，誤差累積模塊輸出(CHAR)的電壓開始快速下降；
當鎖相環處於失鎖的狀態下，鎖相環輸入時鐘CLK一IN與鎖相環反饋時鐘CLK一DIV 之間存在大的相差；任意一個鎖相環輸入時鐘周期內，在控制邏輯模塊產生的控制信號 EN/ENN的控制下，誤差累積模塊中的電容都存在一個充電和放電的過程，且放電速度大於或等於充電速度；因此，即使通過長時間的累積，誤差累積模塊輸出(CHAR)的電壓 將一直低於閾值比較模塊設定的比較閾值，閾值比較模塊的輸出信號OUT:0，通過整形 模塊整形輸出PLL—LOCK=0;
當鎖相環處於鎖定的狀態下，鎖相環輸入時鐘CLKJN與鎖相環反饋時鐘CLK_DIV 之間存在微小的且不隨時間變化的相差；任意一個鎖相環輸入時鐘周期內，在控制邏輯模 塊產生控制信號EN/ENN的控制下，誤差累積模塊中電容仍然存在一個充電和放電的過 程，放電速度小於充電速度；因此通過長時間的累積，誤差累積模塊輸出(CHAR)的電 壓在經歷了一個由低到高的過程後，最終保持為高的狀態；當誤差累積模塊輸出
(CHAR)的電壓高於閾值比較模塊設定的比較閾值後，閾值比較模塊的輸出信號 OUT=l，通過整形模塊整形輸出PLL一LOCK-O。 本發明的有益效果如下
本發明提供的鎖相環頻率鎖定的檢測方法和電路，可以有效解決檢測電路可靠性不高 的問題。


圖1為本發明的鎖相環頻率鎖定的電路示意圖
圖2為本發明的波形示意圖
具體實施例方式
如圖l-2所示，鎖相環頻率鎖定的檢測方法，是在每個信號時鐘周期內，當鎖相環中 鑑相器的輸出信號UP/DN相同時，進行緩慢正向積分，當鎖相環中鑑相器的輸出信號 UP/DN存在差異時，進行快速負向積分，通過積分累積的值來判斷鎖相環是否處於鎖定 狀態。
所述檢測方法的具體步驟為
A、 當鎖相環處於低功耗(PD-1)狀態時，鎖相環處於非工作狀態，鎖定檢測信號始終 為低；
B、 當鎖相環處於正常工作模式(PD=0)時，在一個鎖相環輸入時鐘周期內，當鎖相 環中鑑相器的輸出信號UP/DN之間有差異時，進行負向積分，即對電容進行快速放電； 反之進行正向積分，即對電容進行緩慢充電；
C、 當鎖相環處於失鎖狀態時，鎖相環中鑑相器的輸出信號UP的有效狀態大於或小於DN的有效狀態，使得在一個鎖相環輸入時鐘周期內，負向積分值大於或等於正向積分 值，及電容放電速度大於或等於充電速度；在鎖相環處於失鎖狀態中時，總的積分值仍然 處於一個低於設計閾值的狀態，鎖定檢測信號始終為低；
D、當鎖相環接近鎖定狀態時，鎖相環中鑑相器的輸出信號UP的有效狀態接近與 DN相等的有效狀態，此時在一個鎖相環輸入時鐘周期內，負向積分的時間小於正向積分 的時間，及電容放電速度小於充電速度，因此在鎖相環頻率鎖定後，積分的值最終會達到 並保持為高的狀態；
F、當積分值高於設計閾值時，鎖定檢測信號變為高，鎖相環已達到鎖定狀態。 根據上述檢測方法實現的鎖相環頻率鎖定的電路，其特徵在於包括依次連接的控制 邏輯模塊、誤差累積模塊、閾值比較模塊、整形輸出模塊，所述控制邏輯模塊用於產生差 分信號，誤差累積模塊受差分信號控制產生誤差累計信號，閾值比較模塊將誤差累計信號 與設計閾值進行比較，比較後的輸出信號經過整形輸出模塊整形輸出，得到鎖相環鎖定的 指示信號。
所述控制邏輯模塊的輸入信號為鎖相環中鑑頻/鑑相器的輸出信號UP/DN和鎖相環 的PD信號，用於產生信號EN/ENN，其中EN/ENN互為差分信號。
所述誤差累積模塊包括產生恆定電流的電流源I、開關K2N、開關K2、開關K1和電 容C;開關K2N受控制邏輯模塊產生的信號ENN控制，串聯在電流源I與地之間；開關 K2受控制邏輯模塊產生的信號EN控制，串聯於電流源I和開關K1中間；開關K1受控 制邏輯模塊產生的信號En控制，串聯於開關K2和地之間；電容C與開關K1並聯，且 與開關K2串聯。
所述閾值比較模塊用於對誤差累積模塊產生的誤差累計信號與設計閾值進行比較，得 到輸出信號OUT，閾值比較模塊可以為斯密特觸發器；
所述整形輸出模塊用於對閾值比較模塊的輸出信號OUT進行整形，然後輸出鎖相環 鎖定指示信號PLL一LOCK。
所述鎖相環頻率鎖定的電路的具體工作流程如下
當鎖相環處於低功耗狀態時，輸入信號PD-1，控制邏輯模塊產生控制信號 EN=0/ENN=1;開關K1/K2N閉合，K2斷開，誤差累積模塊輸出(CHAR)的電壓等於 0，低於閾值比較模塊設定的比較閾值，閾值比較模塊輸出信號OUT-0，通過整形輸出模塊整形輸出PLL_LOCK=0;
當鎖相環處於正常工作狀態時，輸入信號PD:0;
在一個鎖相環輸入時鐘周期內，鎖相環中鑑相器的輸出信號UP-0/DN-0或 P=1/DN=1，控制邏輯模塊產生控制信號EN=1/ENN=0;開關K2閉合，K1/K2N斷開，電 流源I產生的一個恆定電流通過開關K2在電容C上進行正向積分，誤差累積模塊輸出 CHAR上的電壓開始緩慢上升；當鎖相環中鑑相器的輸出信號UP-1/DN-0或UP= 0/DN= I時，控制邏輯模塊產生控制信號ENi/ENN-l，開關K1/K2N閉合，K2斷開，電容C 的電荷通過開關K1進行放電，誤差累積模塊輸出(CHAR)的電壓開始快速下降；
當鎖相環處於失鎖的狀態下，鎖相環輸入時鐘CLK一IN與鎖相環反饋時鐘CLK_DIV 之間存在大的相差；任意一個鎖相環輸入時鐘周期內，在控制邏輯模塊產生的控制信號 EN/ENN的控制下，誤差累積模塊中的電容都存在一個充電和放電的過程，且放電速度大 於或等於充電速度；因此，即使通過長時間的累積，誤差累積模塊輸出(CHAR)的電壓 將一直低於閾值比較模塊設定的比較閾值，閾值比較模塊的輸出信號OIHM)，通過整形 模塊整形輸出PLL_LOCK=0;
當鎖相環處於鎖定的狀態下，鎖相環輸入時鐘CLK—IN與鎖相環反饋時鐘CLK—DIV 之間存在微小的且不隨時間變化的相差；任意一個鎖相環輸入時鐘周期內，在控制邏輯模 塊產生控制信號EN/ENN的控制下，誤差累積模塊中電容仍然存在一個充電和放電的過 程，放電速度小於充電速度；因此通過長時間的累積，誤差累積模塊輸出(CHAR)的電 壓在經歷了一個由低到高的過程後，最終保持為高的狀態；當誤差累積模塊輸出
(CHAR)的電壓高於閾值比較模塊設定的比較閾值後，閾值比較模塊的輸出信號 0UT-1，通過整形模塊整形輸出PLL LOCK=0。
權利要求
1、鎖相環頻率鎖定的檢測方法，其特徵在於每個信號時鐘周期內，當鎖相環中鑑相器的輸出信號UP/DN相同時，進行正向積分，當鎖相環中鑑相器的輸出信號UP/DN存在差異時，進行負向積分，通過積分累積的值來判斷鎖相環是否處於鎖定狀態。
2、 根據權利要求1所述鎖相環頻率鎖定的檢測方法，其特徵在於具體步驟為A、 當鎖相環處於低功耗狀態時，鎖相環處於非工作狀態，鎖定檢測信號始終為低；B、 當鎖相環處於正常工作模式時，在一個鎖相環輸入時鐘周期內，當鎖相環中鑑相 器的輸出信號UP/DN之間有差異時，進行負向積分，即對電容進行快速放電；反之進行 正向積分，即對電容進行緩慢充電；C、 當鎖相環處於失鎖狀態時，鎖相環中鑑相器的輸出信號UP的有效狀態大於或小 於DN的有效狀態，使得在一個鎖相環輸入時鐘周期內，負向積分值大於或等於正向積分 值，及電容放電速度大於或等於充電速度；在鎖相環處於失鎖狀態中時，總的積分值仍然 處於一個低於設計閾值的狀態，鎖定檢測信號始終為低；D、 當鎖相環接近鎖定狀態時，鎖相環中鑑相器的輸出信號UP的有效狀態接近相等 DN的有效狀態，此時在一個鎖相環輸入時鐘周期內，負向積分的時間小於正向積分的時 間，及電容放電速度小於充電速度；在鎖相環頻率鎖定後，積分的值最終達到並保持為高 的狀態；F、當積分值高於設計閾值時，鎖定檢測信號變為高，鎖相環已達到鎖定狀態。
3、 根據權利要求2所述檢測方法的實現鎖相環頻率鎖定的電路，其特徵在於包括 依次連接的控制邏輯模塊、誤差累積模塊、閾值比較模塊、整形輸出模塊，所述控制邏輯 模塊用於產生差分信號，誤差累積模塊受差分信號控制產生誤差累計信號，閾值比較模塊 將誤差累計信號與設計閾值進行比較，比較後的輸出信號經過整形輸出模塊整形輸出，得 到鎖相環鎖定的指示信號。
4、 根據權利要求3所述鎖相環頻率鎖定的電路，其特徵在於所述控制邏輯模塊的 輸入信號為鎖相環中鑑頻/鑑相器的輸出信號UP/DN和鎖相環的PD信號，用於產生信 號EN/ENN，其中EN/ENN互為差分信號。
5、 根據權利要求3所述鎖相環頻率鎖定的電路，其特徵在於所述誤差累積模塊包 括產生恆定電流的電流源I、開關K2N、開關K2、開關K1和電容C;開關K2N受控制 邏輯模塊產生的信號ENN控制，串聯在電流源I與地之間；開關K2受控制邏輯模塊產 生的信號EN控制，串聯於電流源I和開關K1中間；開關K1受控制邏輯模塊產生的信號 En控制，串聯於開關K2和地之間；電容C與開關K1並聯，且與開關K2串聯。
6、 根據權利要求3所述鎖相環頻率鎖定的電路，其特徵在於所述閾值比較模塊用 於對誤差累積模塊產生的誤差累計信號與設計閾值進行比較，得到輸出信號OUT。
7、 根據權利要求3所述鎖相環頻率鎖定的電路，其特徵在於所述整形輸出模塊用 於對閾值比較模塊的輸出信號OUT進行整形，然後輸出鎖相環鎖定指示信號 PLL—LOCK。
8、 根據權利要求5或6或7所述鎖相環頻率鎖定的電路，其特徵在於具體工作流程 如下當鎖相環處於低功耗狀態時，輸入信號PD4，控制邏輯模塊產生控制信號 EN=0/ENN=1;開關K1/K2N閉合，K2斷開，誤差累積模塊輸出CHAR的電壓等於0， 低於閾值比較模塊設定的比較閾值，閾值比較模塊輸出信號Oin^0，通過整形輸出模塊 整形輸出PLL—LOCK=0;當鎖相環處於正常工作狀態時，輸入信號PD=0;在一個鎖相環輸入時鐘周期內，鎖相環中鑑相器的輸出信號UP=0/DN=0或 P=1/DN=1，控制邏輯模塊產生控制信號EN=1/ENN=0;開關K2閉合，K1/K2N斷開，電 流源I產生的一個恆定電流通過開關K2在電容C上進行正向積分，誤差累積模塊輸出 CHAR上的電壓開始緩慢上升；當鎖相環中鑑相器的輸出信號UP=1/DN=0或UP- 0/DN= l時，控制邏輯模塊產生控制信號ENK)/ENN-1，開關K1/K2N閉合，K2斷開，電容C 的電荷通過開關K1進行放電，誤差累積模塊輸出CHAR的電壓開始快速下降；當鎖相環處於失鎖的狀態下，鎖相環輸入時鐘CLK一IN與鎖相環反饋時鐘CLK_DIV 之間存在大的相差；任意一個鎖相環輸入時鐘周期內，在控制邏輯模塊產生的控制信號 EN/ENN的控制下，誤差累積模塊中的電容都存在一個充電和放電的過程，且放電速度大 於或等於充電速度；因此，即使通過長時間的累積，誤差累積模塊輸出CHAR的電壓將 一直低於閾值比較模塊設定的比較閾值，閾值比較模塊的輸出信號OUT^0，通過整形模塊整形輸出PLL—LOCK=0;當鎖相環處於鎖定的狀態下，鎖相環輸入時鐘CLKJN與鎖相環反饋時鐘CLK_DIV 之間存在微小的且不隨時間變化的相差；任意一個鎖相環輸入時鐘周期內，在控制邏輯模 塊產生控制信號EN/ENN的控制下，誤差累積模塊中電容仍然存在一個充電和放電的過 程，放電速度小於充電速度；因此通過長時間的累積，誤差累積模塊輸出(CHAR)的電 壓在經歷了一個由低到高的過程後，最終保持為高的狀態；當誤差累積模塊輸出CHAR 的電壓高於閾值比較模塊設定的比較閾值後，閾值比較模塊的輸出信號OUT4，通過整 形模塊整形輸出PLL_L0CK=0。
全文摘要
本發明公開了鎖相環頻率鎖定的檢測方法，是在每個信號時鐘周期內，當鎖相環中鑑相器的輸出信號UP/DN相同時，進行正向積分，當鎖相環中鑑相器的輸出信號UP/DN存在差異時，進行負向積分，通過積分累積的值來判斷鎖相環是否處於鎖定狀態；實現上述方法的鎖相環頻率鎖定電路，包括依次連接的控制邏輯模塊、誤差累積模塊、閾值比較模塊、整形輸出模塊，所述控制邏輯模塊用於產生差分信號，誤差累積模塊受差分信號控制產生誤差累計信號，閾值比較模塊將誤差累計信號與設計閾值進行比較，比較後的輸出信號經過整形輸出模塊整形輸出，得到鎖相環鎖定的指示信號；本發明的鎖相環頻率鎖定的檢測方法和電路，可有效解決檢測電路可靠性不高的問題。
文檔編號H03L7/08GK101621297SQ20091006023
公開日2010年1月6日 申請日期2009年8月3日 優先權日2009年8月3日
發明者斌 李, 武國勝 申請人:和芯微電子(四川)有限公司