雙層多晶矽一次性可編程器件結構的製作方法

2023-05-15 15:49:01 1

專利名稱：雙層多晶矽一次性可編程器件結構的製作方法
技術領域：
本發明涉及一種一次性可編程器件結構，具體涉及一種雙層多晶矽一次性可編程器件結構。
背景技術：
P型一次性可編程(0TP，0ne Time Program)器件與邏輯工藝完全兼容，不需要增加任何額外的光罩，所以被廣泛使用。現有的P型OTP器件是由兩個PMOS電晶體串聯形成的，第一 PMOS電晶體作為選通電晶體，在N型阱中用P型擴散區形成該第一 PMOS電晶體的源極和漏極，第一 PMOS電晶體柵極作為整個器件的字線(柵極)，第一 PMOS電晶體源極作為整個器件的源極；第二 PMOS電晶體作為OTP器件的存儲單元，第二 PMOS電晶體柵極浮空，在N型阱中用P型擴散區形成所述第二 PMOS電晶體的源極和漏極，第二 PMOS電晶體的漏極作為整個器件的位線(漏極)，第二 PMOS電晶體的源極與第一 PMOS電晶體的漏極共用一個P型擴散區，浮空。但是，組成P型OTP器件的漏極與存儲管柵極的耦合電容較小，導致該器件的編程效率較低，即該器件在編程前後可區分的電流範圍很小，如圖1所示。為了解決這一問題，常用的方法是在P型OTP器件讀取電流時，在N型阱(襯底)上加比源端高的電壓，以增加編程前後可區分的電流範圍。該襯底偏置電壓需要精確電壓，比如IV，如圖2所示。如果襯偏電壓過高，會引起讀取電流過低，讀取電路無法讀取編程完的OTP單元的電流；如果襯偏電壓過低，則編程前的OTP單元初始電流過大，也無法區分OTP單元的狀態。為了得到精確的襯偏電壓，需要增加較複雜的外圍電路來實現，因而會消耗大量的晶片面積。雖然P型OTP器件的每個單元面積較小，但較多的外圍電路將該類器件的應用限制在需要高密度容量的應用場合下。

發明內容
本發明所要解決的技術問題是提供一種雙層多晶矽一次性可編程器件結構，它可以使OTP器件的應用範圍拓展到低密度容量的應用場合下。為解決上述技術問題，本發明雙層多晶矽一次性可編程器件結構的技術解決方案為:包括P型矽片，P型矽片形成有N型阱#型阱內並排形成有第一 P型重摻雜區、第二 P型重摻雜區，第一 P型重摻雜區與第二 P型重摻雜區之間的N型阱上並排形成有存貯管柵氧、選通管柵氧，存貯管柵氧與選通管柵氧之間通過柵間介質層隔離；存貯管柵氧之上形成有存儲管柵極多晶矽，選通管柵氧之上形成有選通管柵極多晶矽；部分存儲管柵極多晶矽的上方覆蓋有選通管柵極多晶矽；選通管柵極多晶矽與存儲管柵極多晶矽之間通過柵間介質層隔尚。所述柵間介質層為氧化物、氮氧化物，或者氮化物。
所述柵間介質層與選通管柵氧為同一層介質。所述第一 P型重摻雜區與存貯管柵氧之間的N型阱中形成有P型輕摻雜區，第二P型重摻雜區與選通管柵氧之間的N型阱中形成有P型輕摻雜區。本發明可以達到的技術效果是:本發明的P型OTP器件由1.5個器件構成，具有較小的元胞尺寸，比現有的P型OTP器件的元胞面積減少10%以上。本發明能夠使P型OTP器件的編程性能得到大幅提高，並且能夠提高編程完之後整個器件的導通電流。本發明能夠增加器件在編程前後可區分的電流範圍，減少實現OTP功能的外圍電路的面積，擴展P型OTP器件的應用範圍。本發明在使用過程中，襯底上不需要任何額外的電壓，在OTP控制/讀取電路設計時只需提供一個精確電壓，從而能夠大大減小整個晶片的面積，使得這類OTP器件的應用範圍拓展到低密度容量的應用場合下。


下面結合附圖和具體實施方式
對本發明作進一步詳細的說明:圖1是現有技術P型OTP器件不加襯偏電壓時編程前後的導通電流隨柵源電壓的變化曲線圖；圖2是現有技術P型OTP器件加IV襯偏電壓時編程前後的導通電流隨柵源電壓的變化曲線圖；圖3是本發明的雙層多晶矽一次性可編程器件結構的第一實施例示意圖；圖4是本發明的雙層多晶矽一次性可編程器件結構的第二實施例示意圖；圖5是本發明的等效電路示意圖；圖6是PMOS電晶體熱電子注入電流和柵源電壓差的關係曲線；圖7是本發明不加襯偏電壓時的編程前後的導通電流隨柵源電壓的變化曲線圖。圖中附圖標記說明:10為P型矽片，11為N型阱，12為場氧化區域，13為存貯管柵氧，14為存儲管柵極多晶矽，15為柵間介質層，16為選通管柵氧，17為選通管柵極多晶矽，18為(氮)氧化物側牆，19為層間介質層，20為通孔，21為金屬連線，191為P型輕摻雜區，192為第一 P型重摻雜區，193為第二 P型重摻雜區，102為選通電晶體，

101為存儲單元。
具體實施例方式如圖3所示，本發明雙層多晶矽一次性可編程器件結構，包括P型矽片10，P型矽片10形成有N型阱11，N型阱11通過場氧化區域12實現隔離；N型阱11內並排形成有第一 P型重摻雜區192、第二 P型重摻雜區193，第一 P型重摻雜區192與第二 P型重摻雜區193之間的N型阱11上並排形成有存貯管柵氧13、選通管柵氧16，存貯管柵氧13與選通管柵氧16之間通過柵間介質層15隔離；存貯管柵氧13之上形成有存儲管柵極多晶矽14，選通管柵氧16之上形成有選通管柵極多晶矽17 ;部分存儲管柵極多晶矽14的上方覆蓋有選通管柵極多晶矽17 ;選通管柵極多晶矽17與存儲管柵極多晶矽14之間通過柵間介質層15隔離；柵間介質層15可以為氧化物、氮氧化物、氮化物等；也可以與選通管柵氧16為同一層介質，如圖4所不；存貯管柵氧13及其上的存儲管柵極多晶矽14左側有(氮)氧化物側牆18 ；選通管柵氧16及其上的選通管柵極多晶矽17右側有(氮)氧化物側牆18 ；存儲管柵極多晶矽14的上方的柵間介質層15及其上的選通管柵極多晶矽17左側有(氮)氧化物側牆18 ；第一 P型重摻雜區192與存貯管柵氧13之間的N型阱11中形成有P型輕摻雜區191，第二 P型重摻雜區193與選通管柵氧16之間的N型阱11中形成有P型輕摻雜區191 ；器件與金屬之間隔離有層間介質層19，選通管柵極多晶矽17及第一 P型重摻雜區192、第二 P型重摻雜區193分別通過通孔20與金屬連線21相連。本發明的等效電路圖如圖5所示，第一個PMOS作為選通電晶體102，第二個PMOS作為存儲單元101，選通電晶體102與存儲單元101的柵極為雙層多晶矽，雙層多晶矽之間由介質層隔離，選通電晶體102與存儲單元101的柵極與其間的介質層形成電容103，通過電容103耦合選通電晶體102的柵極電壓來控制存儲單元101的柵極電位；其中，P型輕摻雜區191及第一 P型重摻雜區192、第二 P型重摻雜區193形成OTP的源極和漏極，選通電晶體102的柵極即選通管柵極多晶矽17作為整個器件的字線(WL)，存儲單元101的源極即第一 P型重摻雜區192作為整個器件的源極，存儲單元101的漏極即第二 P型重摻雜區193作為整個器件的位線(BL);存貯管柵極多晶矽14為電容103的下極板，選通管柵極多晶矽17為電容103的上極板，存貯管柵極多晶矽14與選通管柵極多晶矽17之間的柵間介質層15為隔離層。通過改變柵間介質層15的厚度、材料，或者電容103的面積，能夠調節選通電晶體102的柵極與存儲單元101的浮柵之間的耦合電容大小，從而能夠使存儲單元101在編程時達到最佳熱電子注入條件。如圖6所示為PMOS電晶體熱電子注入電流和柵源電壓差的關係曲線，由注入電子所形成的注入電流有一定的峰值分布，其峰值分布在柵極與源極的電壓差為-1.2V -0.8V, OTP的編程效率直接依賴於產生的熱電子數量與能量，即在最佳熱電子注入條件OTP的編程效率最高。本發明不加襯偏電壓時的編程前後的導通電流隨柵源電壓的變化曲線如圖7所
/Jn ο
權利要求
1.一種雙層多晶矽一次性可編程器件結構，其特徵在於:包括P型矽片(10)，p型矽片(10)形成有N型阱(11) ;N型阱(11)內並排形成有第一 P型重摻雜區(192)、第二 P型重摻雜區(193)，第一 P型重摻雜區(192)與第二 P型重摻雜區(193)之間的N型阱(11)上並排形成有存貯管柵氧(13)、選通管柵氧(16)，存貯管柵氧(13)與選通管柵氧(16)之間通過柵間介質層(15)隔離；所述存貯管柵氧(13)之上形成有存儲管柵極多晶矽(14)，選通管柵氧(16)之上形成有選通管柵極多晶矽(17);部分存儲管柵極多晶矽(14)的上方覆蓋有選通管柵極多晶矽(17);選通管柵極多晶矽(17)與存儲管柵極多晶矽(14)之間通過柵間介質層(15)隔離。
2.根據權利要求1所述的雙層多晶矽一次性可編程器件結構，其特徵在於:所述柵間介質層(15)為氧化物、氮氧化物，或者氮化物。
3.根據權利要求1所述的雙層多晶矽一次性可編程器件結構，其特徵在於:所述柵間介質層(15)與選通管柵氧(16)為同一層介質。
4.根據權利要求1所述的雙層多晶矽一次性可編程器件結構，其特徵在於:所述第一P型重摻雜區(192)與存貯管柵氧(13)之間的N型阱(11)中形成有P型輕摻雜區(191)；第二 P型重摻雜區(193)與選通管柵氧(16)之間的N型阱(11)中形成有P型輕摻雜區(191)。
全文摘要
本發明公開了一種雙層多晶矽一次性可編程器件結構，包括P型矽片，P型矽片形成有N型阱；N型阱內並排形成有第一P型重摻雜區、第二P型重摻雜區，第一P型重摻雜區與第二P型重摻雜區之間的N型阱上並排形成有存貯管柵氧、選通管柵氧，存貯管柵氧與選通管柵氧之間通過柵間介質層隔離；存貯管柵氧之上形成有存儲管柵極多晶矽，選通管柵氧之上形成有選通管柵極多晶矽；部分存儲管柵極多晶矽的上方覆蓋有選通管柵極多晶矽；選通管柵極多晶矽與存儲管柵極多晶矽之間通過柵間介質層隔離。本發明具有較小的元胞尺寸，且在使用過程中只需提供一個精確電壓，從而能夠大大減小整個晶片的面積，使得這類OTP器件的應用範圍拓展到低密度容量的應用場合下。
文檔編號H01L27/112GK103094323SQ20111034647
公開日2013年5月8日 申請日期2011年11月4日 優先權日2011年11月4日
發明者劉梅, 仲志華, 胡曉明 申請人:上海華虹Nec電子有限公司