電容值測定方法

2023-05-16 10:59:31 3

專利名稱：電容值測定方法
技術領域：
本發明涉及採用CBCM(Charge Based Capacitance Measurement基於充電的電容測量)電路的電容值測定方法。
圖7為採用傳統CBCM法的CBCM電路結構的電路圖。如圖所示，PMOS電晶體MP1及NMOS電晶體MN1串聯，PMOS電晶體MP2與NMOS電晶體MN2串聯。PMOS電晶體MP1的電源與電源座52相連，PMOS電晶體MP2的電源則與電源座54相連，NMOS電晶體MN1及MN2的電源均與接地電平連接。此外，在PMOS電晶體MP1及MP2的柵極上施加PMOS柵極電位Gp，在NMOS電晶體MN1及MN2的柵極施加NMOS柵極電位Gn。
在NMOS電晶體MN1的漏極(結點N1)與電源間設置標準電容Cref(電容值＝Cm(偽電容))，在NMOS電晶體MN2的漏極(結點N2)與電源間設置測試電容Ctst(電容值＝Cm+Ct(目標電容))。圖7所示的CBCM電路的目的是測定目標電容Ct。
圖8為圖7所示CBCM電路動作的時間圖。下面參照該圖，說明採用傳統CBCM電路的電容值測定動作。
如該圖所示，PMOS柵極電位Gp及NMOS柵極電位Gn的輸入電壓波形在任何時間，NMOS電晶體MN1、MN2及PMOS電晶體MP1、MP2中，都至少有一方是截止的。因此，從PMOS電晶體MP1至NMOS電晶體MN1或從PMOS電晶體MP2至NMOS電晶體MN2不會產生直通電流。
如圖8所示，在時刻t1～t2之間，導通PMOS電晶體MP1及MP2，從電源座52及54提供Ir、It給標準電容Cref及測試電容Ctst充電。其間，由於NMOS電晶體MN1及MN2均處於截止狀態，因此與標準電容Cref、測試電容Ctst連接的結點N1、N2的電位均達到了電源電位Vdd。
在時刻t2～t3之間，PMOS電晶體MP1、MP2，NMOS電晶體MB1、MN2全部變為截止。為了理想地保存充入標準電容Cref、測試電容Ctst中的電荷，結點N1、N2的電位維持在電源電位Vdd。
在時刻t3～t4之間，由於只有NMOS電晶體MN1及MN2為導通，因此，充入標準電容Cref、測試電容Ctst的電荷將放電至接地電平，結點N1、N2的電位達到接地電位Vss。
在時刻t4～t5之間，所有MOS電晶體均處於截止狀態。理想地維持著標準電容Cref、測試電容Ctst放完電時的電位接地電位Vss。
以上為動作的1個周期T(t1～t5)，之後則重複上述動作。測定裝置觀測的是電流Ir、It的時間平均值。假定柵極輸入波形(Gp、Gn)頻率為f(＝1/T)，則可通過如下(1)、(2)公式求出目標電容值Ct。
Ic＝It-Ir … (1)Ct=Ctst-Cm=IcVddf...(2)]]>CBCM的長處在於如(1)、(2)式所示，可除去偽電容(寄生電容)Cm，得到所希望的目標電容Ct。

如上所述，採用CBCM法可測出電容值。但採用CBCM線路的電容值測定方法中，測試電容Ctst中存在電荷的洩漏。當該洩漏量與充電電流相比無法忽視時(例如在1％以上)，如果將觀測到的電流It作為充電電流，就會出現測定的電容值的誤差。
圖9為假定洩漏電流不存在時測試電容Ctst側的等價電路的示意電路圖。如圖所示，當洩漏電流不存在時，等價於測試電容Ctst與電阻Rs(電晶體電阻等)串聯的結構。


圖10為假定洩漏電流存在時測試電容Ctst側的等價電路的示意電路圖。如圖所示，當洩漏電流存在時，變為向測試電容Ctst增加並聯電阻Rt的結構。
圖11為洩漏電流存在時CBCM電路的等價電路示意圖。如圖所示，圖10所示電路結構連接在NMOS電晶體MN2的漏極與電源間，電源座54供給的電流It在向測試電容Ctst流入電流ICt的同時，也向電阻Rt流入電流IRt。
圖12為洩漏電流問題點提出說明圖。如圖所示，即使是從PMOS柵極電位Gp將PMOS電晶體MP1置於導通狀態的期間(即NMOS電晶體MN1應為截止狀態的期間)，電流IRt仍然作為洩漏電流在流動。
採用傳統CBCM法的電容值測定(抽出)是假定電源電壓Vdd側觀測到的電流全部為構成CBCM電路的MOS電晶體與測試電容Ctst及偽電容Cm的電荷充電。因此，當洩漏電流發生時，實際上通過電阻Rt的洩漏電流電荷也被當作充電電荷，即測出的電容值大於實際的電容值，這就是CBCM法的問題所在。
本發明第一方面的電容值測定方法，是測定連接到包含充電電晶體的CBCM(Charge Based Capacitance Measurement)電路上的測定對象電容的電容值測定方法，它包括(a)將以指定周期控制上述充電電晶體導通/截止動作的第1控制信號賦予上述充電電晶體，測定通過上述充電電晶體供給上述測定對象電容的第1測試電流的電流量的步驟，(b)將以上述指定周期控制上述充電電晶體導通/截止動作的第2控制信號賦予上述充電電晶體，測定通過上述充電電晶體供給上述測定對象電容的第2測試電流的電流量的步驟。並包括將上述第2控制信號指示上述充電電晶體的導通狀態時間設定為第1控制信號指示上述充電電晶體的導通狀態時間的指定倍數，(c)根據上述第1及第2測試電流，除去隨上述測定對象電容產生的洩漏電流，算出只用於上述測定對象電容充電的電容電流的電流量的步驟，(d)算出適合上述電容電流的電流量的充電頻率的步驟，(e)根據上述電容電流的電流量及上述充電頻率，計算出上述測定對象電容的電容值的步驟。
本發明的第二方面為，在第一方面的電容值測定方法中，將上述第2控制信號從截止狀態指示電平轉移到導通狀態指示電平的導通轉移時間設定為上述第1控制信號中的上述導通轉移時間的指定倍數。
本發明的第三方面為，在第一方面的電容值測定方法中，將上述第1及第2控制信號從導通狀態指示電平轉移到截止狀態指示電平的截止轉移時間設定得比上述第1控制信號的上述導通轉移時間短。
圖2是表示PMOS柵極電位的信號波形的波形圖。
圖3是表示PMOS柵極電位的信號實例詳細的波形圖。
圖4是表示圖3的一部分的電容電流及洩漏電流的模擬結果的波形圖。
圖5是表示PMOS柵極電位的信號實例詳細的波形圖。
圖6是表示圖5部分洩漏電流的模擬結果的波形圖。
圖7是表示採用傳統CBCM法的CBCM線路結構的線路圖。
圖8是表示圖7所示CBCM用電路動作的時間圖。
圖9是表示假定沒有洩漏電流的測試電容t側的等價電路的電路圖。
圖10是表示假定有洩漏電流的測試電容側的等價電路的電路圖。
圖11是表示有洩漏電流時的CBCM電路的等價電路的電路圖。
圖12是洩漏電流問題點指出用說明圖。
Cm偽電容Ctst測試電容MN1、MN2 NMOS電晶體MP1、MP2 PMOS電晶體參照該圖，在S1步驟中，採用正常PMOS柵極電位Gp1作為以指定周期導通/截止控制PMOS電晶體MP1及MP2的PMOS柵極電位Gp，測定相當於(1)式電流IC的測試電流ICnorm。
之後，在S2步驟中，採用「L」期間及下降時間為正常PMOS柵極電位Gp1的等比倍導通期間等比倍數的PMOS柵極電位Gp2作為PMOS柵極電位Gp，測定相當於(1)式中電流IC的測試電流ICrat。因此，電流ICnorm與ICrat均除去了偽電容Cm的充電電流Ir。
圖2為正常PMOS柵極電位Gp1及導通期間等比倍數PMOS柵極電位Gp2的波形圖。正常PMOS柵極電位Gp1具有通常採用的PMOS導通時間PW(「L」時間)及下降時間TF(導通遷移時間)。且Von為CBCM電路的MOS電晶體用動作電壓。
儘管導通期間等比倍數PMOS柵極電位Gp2的PMOS電晶體MP1及MP2與導通/截止周期與正常PMOS柵極電位Gp1相同，但是負載、轉換速率卻不相同。
即，如圖2所示，導通期間等比倍數PMOS柵極電位Gp2的PMOS導通時間設定為正常PMOS柵極電位Gp1的PMOS導通時間PW的等比倍數rat倍長(PW×rat)，下降時間則設定為下降時間TF的等比倍數rat(TF×rat)。
此外，還可通過將正常PMOS柵極電位Gp1及導通期間等比倍數PMOS柵極電位Gp2的下降時間(ON遷移時間)各自設定為比下降時間TF足夠短的方式，抑制因PMOS電晶體柵極電容等目標電容放電動作引起的誤差。
圖3為正常PMOS柵極電位Gp1及導通期間等比倍數PMOS柵極電位Gp2的信號詳細波形圖。圖4為圖3領域A1中的電流ICt及電流IRt的模擬結果波形圖。此處將等比倍數rat設為「2」。
如圖4所示，由於流過洩漏成分即電阻Rt的洩漏電流IRt依賴於結點N2的電位，因此，只要下降時間TF足夠長，流經電阻Rt的電荷量也會為等比倍數rat(＝2)倍。而電流ICt僅在測試電容Ctst的充電瞬間流過，因此，正常PMOS柵極電位Gp1與導通期間等比倍數PMOS柵極電位Gp2間不會出現電荷量差異。
圖5為正常PMOS柵極電位Gp1及導通時間等比倍數PMOS柵極Gp2的信號詳細波形圖。圖6表示以等比倍數rat規格化(任意單位)圖5領域A2中的洩漏電流IRt後的模擬結果波形圖。此處等比倍數設定為「2」。
如圖6所示，洩漏電流IRt的電流值在正常PMOS柵極Gp1時與在導通期間等比倍PMOS柵極Gp2時是一致的。因此，在PMOS柵極電位Gp的1個周期中，洩漏電流IRt流動時間為施加等比倍數rat倍長的導通時間等比倍PMOS柵極電位Gp2時的洩漏電流IRt可通過施加正常PMOS柵極電位Gp1時的等比倍數rat倍的電流量來測定。
從圖3～圖6所示的模擬結果可知，相對於使用正常PMOS柵極電位Gp1，使用導通時間等比倍數PMOS柵極電位Gp2時，雖然洩漏電流IRt的單位時間電荷量(即電流的時間平均值)變為等比倍數rat倍，但電流ICt的單位時間電荷量卻沒有發生變化。
返回圖1，在S3步驟中，根據電流ICnorm及電流ICrat，採用(3)式，除去洩漏電流IRt，算出僅由電容電流ICt組成的電容電流CIC的電流量。
CIC＝rat·ICnorm-ICrat … (3)如前所述，由於電流ICrat與電流ICnorm相比，測定的是等比倍數rat倍的洩漏電流IRt的電流量，因此執行(3)式得到的電容電流CIC中已完全除去洩漏電流。
接下來，在S4步驟中，算出充電頻率frat。由於電流ICnorm與電流ICrat的電流ICt值相同，因此，通過在步驟S3中執行(3)式，就可算出相當於(rat-1)×ICt電流量的電容電流CIC。即等價於進行了(rat-1)次的充電，因此可執行下述的4(式)，求出充電頻率frat。
frat＝(rat-1)·f … (4)在S5步驟中，根據電容電流CIC及充電頻率frat，執行以下的(5)式，求出目標電容CCt。CCt=Ctst-Cm=CICVddfrat...(5)]]>(模擬驗證結果)此處根據目標電容Ct(CCt)＝100fF、洩漏用電阻Rt＝100KΩ、電阻Rs＝1200Ω、偽電容Cm＝0F時的模擬得到的電流ICnorm及電流ICrat，以實施形態的電容值測定方法求目標電容，結果目標電容CCt為102fF，誤差控制在了2％內。
上述目標電容Ct(CCt)、電阻Rt及電阻Rs的值是採用現有的雙頻率法，從絕緣膜厚1.6nm(通過偏光分析法測出的值)的MOSFET抽出的目標電容Ct、電阻Rs及抽出值1/10左右(以易於產生洩漏電流)的電阻Rt。
而根據(1)式及(2)式，用傳統電容值測定方法求出的目標電容Ct為1.4pF，誤差達到1400％。
可見，實施形態的電容值測定方法可通過在步驟S3中運算(3)式，正確求出僅用於測試電容Ctst充電的電容電流CIC的電流量。
其結果是通過執行之後的步驟S4及S5，即可算出除去了附隨測試電容Ctst發生的洩漏電流後正確的測試電容Ctst的電容值。
由於此時導通期間等比倍PMOS柵極電位Gp2加到「L」時間內，下降時間也設定為等比倍數rat倍，因此，可以通過可靠除去洩漏電流，得到正確的上述電容電流的電流量。
此外，本實施形態中NMOS柵極電位Gn的信號波形無論PMOS柵極電位Gp為正常PMOS柵極電位Gp1還是為導通期間等比倍數PMOS柵極電位Gp2，均設定在可充分放電的負載、轉換速率上。此時，也可以在正常PMOS柵極電位Gp1與導通期間等比倍數PMOS柵極電位Gp2時，將NMOS柵極電位Gn的波形內容變得不一樣。
如上所述，通過執行本發明第一方面的電容值測定法步驟(a)、(b)測出的第1及第2測試電流的電流量為上述電容電流與上述洩漏電流的電流量之和。
不過，第2測試電流與第1測試電流相比，電容電流相同，洩漏電流則為指定倍數電流量。
因此，在步驟(c)中將第1測試電流的電流量設定為上述倍數後，通過進行採取與第2測試電流的電流量的差值等的運算，即可正確算出只用於測定對象電容的充電電容電流的電流量。
其結果是通過執行之後的步驟(d)與(e)，可正確地算出除去附隨測定對象電容發生的洩漏電流的正確測定對象電容的電容值。
本發明第二方面的電容值測定方法可通過將第2控制信號的導通遷移時間也設定為第1控制信號的指定倍數的方式，來得到更加正確的上述電容電流的電流量，結果可計算出高精度的測定對象電容的電容值。
本發明第三方面的電容值測定方法可通過充分縮短導通遷移狀態時間，抑制因測定對象電容放電而產生的誤差。
權利要求
1.連接到包含充電電晶體的CBCM(Charge Based CapacitanceMeasurement基於充電的電容測量)電路上的測定對象電容的電容值測定方法，該測定方法具備如下步驟(a)將以指定周期控制上述充電電晶體導通/截止動作的第1控制信號賦予上述充電電晶體，測定通過上述充電電晶體供給上述測定對象電容的第1測試電流的電流量的步驟，(b)將以上述指定周期控制上述充電電晶體導通/截止動作的第2控制信號賦予上述充電電晶體，測定通過上述充電電晶體供給上述測定對象電容的第2測試電流的電流量的步驟；並將上述第2控制信號指示上述充電電晶體的導通狀態時間設定為第1控制信號指示上述充電電晶體的導通狀態時間的指定倍數，(c)根據上述第1及第2測試電流，除去隨上述測定對象電容產生的洩漏電流，算出只用於上述測定對象電容充電的電容電流的電流量的步驟，(d)算出適合上述電容電流的電流量的充電頻率的步驟，(e)根據上述電容電流的電流量及上述充電頻率，計算出上述測定對象電容的電容值的步驟。
2.如權利要求1所述的電容值測定方法，其特徵在於，將上述第2控制信號從截止狀態指示電平遷移到導通狀態指示電平的導通遷移時間設定為上述第1控制信號的上述導通遷移時間的上述指定倍數。
3.如權利要求2所述的電容值測定方法，其特徵在於，將上述第1及第2控制信號從導通狀態指示電平遷移到截止狀態指示電平的截止遷移時間均設定得比上述第1控制信號的上述導通遷移時間短。
全文摘要
本發明提供即使產生無法忽視測定對象電容的洩漏電流，也可以測定正確電容值的電容值測定方法。在步驟S1，採用正常的PMOS柵極電位Gp1作為以一定周期控制PMOS電晶體MP1及MP2的導通/截止的PMOS柵極電位Gp，測定測試電流ICnorm。在步驟S2，採用「L」期間及下降時間為正常PMOS柵極電位Gp1的等比倍的導通時間等比倍PMOS柵極電位Gp2，作為PMOS柵極電位Gp，測出電流ICrat。在步驟S3，根據電流ICnorm及電流ICrat，除去洩漏電流IRt，計算出僅由電容電流ICt構成的電容電流CIC的電流量。在步驟S5，根據電容電流CIC及步驟S4求出的充電頻率frat，求出目標電容CCt。
文檔編號G01R27/26GK1467807SQ0310417
公開日2004年1月14日 申請日期2003年2月12日 優先權日2002年6月7日
發明者岡垣健, 谷澤元昭, 國清辰也, 也, 昭 申請人:三菱電機株式會社