針對高速數據採集系統獲取高質量採樣時鐘的裝置製造方法

2023-05-17 08:53:41 4

針對高速數據採集系統獲取高質量採樣時鐘的裝置製造方法
【專利摘要】本發明屬於信號採集領域，尤其涉及一種針對高速數據採集系統如何獲取高質量採樣時鐘的裝置。本發明的針對高速數據採集系統獲取高質量採樣時鐘的裝置，包括FPGA內部鎖相環、晶振、控制模塊時鐘、程控外部鎖相環、ADC模塊、LVDS接收機、數據存儲模塊時鐘，FPGA內部鎖相環分別與晶振、控制模塊時鐘連接，控制模塊時鐘與程控外部鎖相環連接，程控外部鎖相環通過ADC模塊與LVDS接收機連接，LVDS接收機連接數據存儲模塊時鐘。本發明的針對高速數據採集系統獲取高質量採樣時鐘的裝置，克服了採樣時鐘抖動引起的採樣瞬間時間沿的不確定性缺陷，避免了ADC在採樣點產生電源誤差，可保證獲取高質量的採樣時鐘。
【專利說明】針對高速數據採集系統獲取高質量採樣時鐘的裝置
【技術領域】
[0001]本發明屬於信號採集領域，尤其涉及一種針對高速數據採集系統如何獲取高質量採樣時鐘的裝置。
【背景技術】
[0002]當前的高速採樣時鐘設計中，時鐘抖動是時鐘設計的關鍵。由採樣時鐘抖動引起的採樣瞬間時間沿的不確定性，會造成ADC在採樣點產生電源誤差，而如何獲取高質量的採樣時鐘，是一個亟待解決的問題。

【發明內容】

[0003]本發明的技術效果能夠克服上述缺陷，提供一種針對高速數據採集系統獲取高質量採樣時鐘的裝置，其用於獲取高質量採樣時鐘。
[0004]為實現上述目的，本發明採用如下技術方案:其包括FPGA內部鎖相環、晶振、控制模塊時鐘、程控外部鎖相環、ADC模塊、LVDS接收機、數據存儲模塊時鐘，FPGA內部鎖相環分別與晶振、控制模塊時鐘連接，控制模塊時鐘與程控外部鎖相環連接，程控外部鎖相環通過ADC模塊與LVDS接收機連接，LVDS接收機連接數據存儲模塊時鐘。
[0005]首先將晶體振蕩器的20MHz輸出時鐘通過FPGA的專用時鐘輸入引腳提供給FPGA，作為FPGA的基本時鐘；再利用FPGA內部的鎖相環和分頻器產生FPGA內部各邏輯模塊需要的相應時鐘；然後將FPGA內部的鎖相環生成的外部鎖相環參考時鐘提供給外部鎖相環，利用高精度的外部鎖相環時鐘晶片產生ADC的採樣時鐘信號。
[0006]程控外部鎖相環採用MPC92432型號，利用FPGA內部鎖相環接收的ADC模塊數據鎖存差分時鐘作為採集系統的工作時鐘。
[0007]本發明的針對高速數據採集系統獲取高質量採樣時鐘的裝置，克服了採樣時鐘抖動引起的採樣瞬間時間沿的不確定性缺陷，避免了 ADC在採樣點產生電源誤差，可保證獲取高質量的採樣時鐘。
【專利附圖】

【附圖說明】
[0008]圖1為本發明的模塊結構示意圖。
【具體實施方式】
[0009]本發明的針對高速數據採集系統獲取高質量採樣時鐘的裝置，包括FPGA內部鎖相環、晶振、控制模塊時鐘、程控外部鎖相環、ADC模塊、LVDS接收機、數據存儲模塊時鐘，FPGA內部鎖相環分別與晶振、控制模塊時鐘連接，控制模塊時鐘與程控外部鎖相環連接，程控外部鎖相環通過ADC模塊與LVDS接收機連接，LVDS接收機連接數據存儲模塊時鐘。
[0010]選用IDT公司的MPC92432晶片作為外部鎖相環，它可以輸出21.25?1360MHz範圍內的時鐘。通過ADC雙通道並行交替採樣實現最高2.5GSa/s的實時採樣率，所以採樣時鐘最高需要達到1.25GHz，通過FPGA的內部鎖相環產生16.0255MHz的時鐘，然後送入外部鎖相環，控制鎖相環78倍頻產生1.25G的採樣時鐘。為了更準確的提供系統其他時基檔位所需要的時鐘，通過FPGA的內部鎖相環產生16MHz時鐘送入外部鎖相環，在控制鎖相環的倍頻比實現所需的其他800MHz?1.6GHz的採樣時鐘。MPC92432時鐘晶片的控制引腳時LVCMOS電平，可以不經過電平轉換直接與FPGA管腳相連。它的時鐘輸出時差分PECL電平，屬於ADC採樣時鐘的電平範圍。數據採集系統的採樣時鐘電路不需要進行電平轉換，可以避免電平轉換可能帶入的信號幹擾。MPC92432的時鐘抖動小於等於10ps，滿足整個系統高速數據採集的要求。
【權利要求】
1.一種針對高速數據採集系統獲取高質量採樣時鐘的裝置，其特徵在於，包括FPGA內部鎖相環、晶振、控制模塊時鐘、程控外部鎖相環、ADC模塊、LVDS接收機、數據存儲模塊時鐘，FPGA內部鎖相環分別與晶振、控制模塊時鐘連接，控制模塊時鐘與程控外部鎖相環連接，程控外部鎖相環通過ADC模塊與LVDS接收機連接，LVDS接收機連接數據存儲模塊時鐘。
2.根據權利要求1所述的針對高速數據採集系統獲取高質量採樣時鐘的裝置，其特徵在於，利用FPGA內部鎖相環接收的ADC模塊數據鎖存差分時鐘作為採集系統的工作時鐘。
【文檔編號】H04L7/033GK103812636SQ201210447055
【公開日】2014年5月21日 申請日期:2012年11月9日 優先權日:2012年11月9日
【發明者】印德榮, 陸驍璐 申請人:江蘇綠揚電子儀器集團有限公司