I<sup>2</sup>C總線啟動與停止電路結構的製作方法
2023-05-01 10:12:46
專利名稱:I2C總線啟動與停止電路結構的製作方法
技術領域:
本實用新型特別涉及一種用於總線傳輸協議的I2C總線啟動與停止電路結構,屬於集成電路技術領域。對於應用了 I2C總線協議的電路結構,I2C總線的啟動與停止影響著I2C協議的正確執行。在時鐘總線SCK保持為高電平期間,檢測到數據總線SDA由高電平跳變為低電平時,標誌總線啟動位有效,即啟動I2C總線,開始傳輸數據;而在時鐘總線SCK保持為高電平期間,檢測到數據總線SDA由低電平跳變為高電平,標誌總線停止位有效,即結束I2C總線數據傳輸。在數據傳輸的過程中,只有在時鐘為低電平期間,數據才可以變化(如圖I所示)。普通I2C總線電路結構只要檢測到時鐘總線SCK保持為高電平期間,數據總線SDA由高電平跳變為低電平便啟動I2C總線。如果啟動階段數據總線上有數據的跳變,可能使 總線未啟動就進入停止,影響啟動電路的正常執行。在檢測到總線停止信號之後,總線數據便停止傳輸數據。如果時鐘總線SCK保持為高電平期間,數據總線出現由高跳低的幹擾,總線就可能再次的啟動,數據會錯誤傳輸,影響電路的正常執行。本實用新型的目的在於提供ー種I2C總線啟動與停止電路結構,其能夠穩定的鎖存啟動與停止信號,防止啟動時數據總線的錯誤數據對電路的影響和停止後再次的啟動對電路正常執行的影響,從而克服了現有技術中的不足。為實現上述實用新型目的,本實用新型採用了如下技術方案ー種I2C總線啟動與停止電路結構,它包括總線啟動模塊和總線停止模塊;所述總線啟動模塊包括第一ニ輸入與非門,第一三輸入或非門,第一、第二、第三、第五、第七,第八非門以及第一、第二 D觸發器;所述總線停止模塊包括第二、第三、第四ニ輸入或非門,第四、第五、第六非門以及第ニ、第三D觸發器;其中,第一非門輸入端接復位信號,其輸出端與第一ニ輸入或非門的ー輸入端連接,該第一二輸入或非門的另一輸入端接SCK信號,第一ニ輸入或非門的輸出端經第二非門與第一 D觸發器的R端連接,該第一 D觸發器的CLK端經第三非門接SDA信號,而該第一D觸發器的D端接工作電壓(VDD),同時,該第一 D觸發器的Q輸出端經第六非門與第二D觸發器的R端連接,該第二 D觸發器的Q輸出端與SCK信號分別接第二ニ輸入或非門的兩個輸入端,該第ニニ輸入或非門的輸出端經第四非門接第二 D觸發器的D端,該第二 D觸發器的Q輸出端與復位信號接第三ニ輸入或非門的兩個輸入端,第三ニ輸入或非門的輸出接第三D觸發器的R端,該第一 D觸發器的Q輸出端經第七非門與第三D觸發器的CLK端連接,該第三D觸發器的D端接工作電壓(VDD),同時,第三D觸發器的Q端與第五非門連接作為第一三輸入或非門的一個輸入端,復位信號與第一 D觸發器的Q端分別作為該第一三輸入或非門的另兩個輸入端,該三輸入或非門的輸出端接啟動或停止信號。進ー步的,所述I2C總線啟動停止電路結構還包括第六、第七非門;第一觸發器的Q端經第六非門與第二D觸發器的R端連接,第一觸發器的Q端經第七非門與第三D觸發器的CLK端連接。進一步的,所述D觸發器均採用上升沿觸發的結構。更進一步的,所述D觸發器均採用下降沿觸髮結構,且D觸發器的時鐘端連接有一級反向器。圖I為現有技術中I2C總線啟動與停止時序原理圖;圖2a為本實用新型一較佳實施方式中I2C總線啟動與停止電路圖;圖2b為本實用新型另一較佳實施方式中I2C總線啟動與停止電路圖;圖3為本實用新型一較佳實施方式中I2C總線啟動與停止電路中總線啟動模塊的電路圖; 圖4為本實用新型一較佳實施例方式I2C總線啟動與停止電路中總線停止模塊的電路圖;圖5為本實用新型一較佳實施例方式I2C總線啟動與停止電路啟動和停止的實現結果原理圖;圖6為本實用新型一優選實施例的電路圖。參閱圖2a_2b,作為本實用新型的優選實施方式,該I2C總線啟動與停止電路結構,它包括總線啟動模塊和總線停止模塊,所述總線啟動模塊包括第一二輸入與非門,第一三輸入或非門,第一、第二、第三、第五、第七,第八非門以及第一、第二 D觸發器,所述總線停止模塊包括第二、第三、第四二輸入或非門,第四、第五、第六非門以及第二、第三D觸發器;該I2C總線啟動與停止電路通過SCK對第一 D觸發器的復位端R的控制,在第一 D觸發器檢測到啟動信號後,只有SCK從高變低時,第一 D觸發器的Q端才跳0,第三D觸發器的Q端跳1,S/P跳1,總線啟動;通過SCK對第二 D觸發器輸入信號D的控制,在SCK為高電平期間,D恆定為1,在停止信號到來時,使得第三觸發器的復位信號恆定有效,S/P保持為O,總線停止。進一步的講,參閱圖3,當時鐘總線SCK保持為高電平期間,數據總線SDA由高電平跳變為低電平,而時鐘總線仍為高電平時,啟動標誌位並不立刻有效,等待時鐘總線由高電平跳為低時,總線才啟動數據的傳輸。其中rst為上電復位信號,SCK為時鐘總線,SDA為數據總線。通過SCK對第一 D觸發器的復位端R的控制,只有SCK從高變低時,第一 D觸發器的Q端才跳0,第三D觸發器的Q端跳1,S/P跳1,總線啟動。參閱圖4,在時鐘總線SCK保持為高電平期間,檢測到數據總線SDA由低電平跳變為高電平,通過D觸發器的鎖存,停止標誌位有效,此時數據總線SDA再次由高電平跳變為低電平,也不會重新啟動。其中rst為上電復位信號,rstl為與啟動相關的復位信號,啟動後為0,SCK為時鐘總線,SDA為數據總線。通過SCK對第二 D觸發器的輸入信號D的控制,在SCK為高電平期間,D恆定為1,使得第三D觸發器的復位信號恆定有效,S/P保持為0,總線停止。參閱圖5系該I2C總線啟動與停止電路整體的實現結果,包括正常的啟動的與停止,可以看到,在檢測到啟動與停止信號時,數據線上的脈衝不會影響電路的正常啟動與停止。本實用新型基於I2C總線的協議,在正確實現I2C總線數據傳輸基礎上,保證I2C總線啟動時不會因為數據線上的錯誤跳變或幹擾影響正常啟動且停止後不會因數據線上的錯誤跳變或幹擾重新啟動。在所有使用I2C總線傳輸協議的集成電路中都可以使用上述的啟動與停止電路結構。總線在輸入端ロ最好經過SChimitt觸發器的整形,消除不必要的幹擾。以下結合一較佳實施例及附圖
對本實用新型的技術方案作進ー步的說明。該I2C總線啟動與停止電路系應用在基於I2C協議的數據監視採集系列晶片中,其整體結構參閱圖6,本實施例由一集成電路及少量外圍器件組成。該實例內置I2C協議接ロ,通過I2C協議與MCU通訊,信號可雙向傳輸。SDA作為2線制串行接ロ的數據線,內置上拉開漏模式。SCK作為2線制串行接ロ的時鐘線,內置上拉電阻。MCU通過SCK與SDA將指令傳輸給控制器,而控制器在接收到MCU指令後可將響應信號傳輸給MCU。以上僅是本實用新型的具體應用範例,對本實用新型的保護範圍不構成任何限制。凡採用等同變換或者等效替換而形成的技術方案,均落在本實用新型權利保護範圍之。
權利要求1.一種I2C總線啟動與停止電路結構,其特徵在於,它包括總線啟動模塊和總線停止模塊; 所述總線啟動模塊包括第一二輸入與非門,第一三輸入或非門,第一、第二、第三、第五、第七,第八非門以及第一、第二 D觸發器; 所述總線停止模塊包括第二、第三、第四二輸入或非門,第四、第五、第六非門以及第二、第三D觸發器; 其中,第一非門輸入端接復位信號,其輸出端與第一二輸入或非門的一輸入端連接,該第一二輸入或非門的另一輸入端接SCK信號,第一二輸入或非門的輸出端經第二非門與第一 D觸發器的R端連接,該第一 D觸發器的CLK端經第三非門接SDA信號,而該第一 D觸發器的D端接工作電壓(VDD),同時,該第一 D觸發器的Q輸出端經第六非門與第二 D觸發器的R端連接,該第二 D觸發器的Q輸出端與SCK信號分別接第二二輸入或非門的兩個輸入端,該第二二輸入或非門的輸出端經第四非門接第二 D觸發器的D端,該第二 D觸發器的Q輸出端與復位信號接第三二輸入或非門的兩個輸入端,第三二輸入或非門的輸出接第三D觸發器的R端,該第一 D觸發器的Q輸出端經第七非門與第三D觸發器的CLK端連接,該第三D觸發器的D端接工作電壓(VDD),同時,第三D觸發器的Q端與第五非門連接作為第一三輸入或非門的一個輸入端,復位信號與第一 D觸發器的Q端分別作為該第一三輸入或非門的另兩個輸入端,該三輸入或非門的輸出端接啟動或停止信號。
2.根據權利要求I所述的I2C總線啟動與停止電路結構,其特徵在於所述I2C總線啟動停止電路結構還包括第六、第七非門;第一觸發器的Q端經第六非門與第二D觸發器的R端連接,第一觸發器的Q端經第七非門與第三D觸發器的CLK端連接。
3.根據權利要求I所述的I2C總線啟動與停止電路結構,其特徵在於所述D觸發器均採用上升沿觸發的結構。
4.根據權利要求I所述的I2C總線啟動與停止電路結構,其特徵在於所述D觸發器均採用下降沿觸髮結構,且D觸發器的時鐘端連接有一級反向器。
專利摘要本實用新型公開了一種I2C總線啟動停止電路結構,它包括總線啟動模塊和總線停止模塊。本實用新型通過SCK對第一D觸發器的復位端R的控制,在第一D觸發器檢測到啟動信號後,只有SCK從高變低時,第一D觸發器的Q端才跳0,第三D觸發器的Q端跳1,S/P跳1,總線啟動;在第二D觸發器檢測到停止信號後,通過SCK對第二D觸發器輸入信號D的控制,在SCK為高電平期間,D恆定為1,第三觸發器的復位信號恆定有效,S/P保持為0,總線停止。本實用新型在正確實現I2C總線數據傳輸基礎上,保證I2C總線啟動時不會因為數據線上的錯誤跳變或幹擾影響正常啟動且停止後不會因數據線上的錯誤跳變或幹擾重新啟動。
文檔編號G06F13/42GK202600693SQ20112054585
公開日2012年12月12日 申請日期2011年12月23日 優先權日2011年12月23日
發明者江猛, 徐君怡, 韓紅娟 申請人:蘇州華芯微電子股份有限公司