用於檢測視頻信號中的垂直同步脈衝的噪聲消除設備的製作方法
2023-05-01 13:20:51
專利名稱：用於檢測視頻信號中的垂直同步脈衝的噪聲消除設備的製作方法
技術領域：
本發明涉及如在權利要求1的前序特徵部分中所述的用於檢測視頻信號中的垂直同步脈衝的噪聲消除設備。
背景技術：
已知模擬和數位訊號需要精確的計時來將圖像信號傳輸至監視器。在光柵掃描期間，在每條線的開始處設置水平同步脈衝。在每個完整場的結尾處生成垂直同步脈衝，所述每個完整場包括取決於標準的分別在50或60Hz下的625或525個半行。同時，存在較長的空白周期，在其間將生成圖像的光束從屏幕的底部指向回屏幕的頂部，從而可以開始下一場的光柵掃描。因而，同步信息用於在適當時刻解決水平和垂直偏轉電路，從而適當地發生電子束的偏轉，以及可以在監視器上無失真地建立所期望的圖像。然後，通常從複合視頻信號中獲得同步信息，在複合視頻信號中，水平和垂直同步脈衝彼此分離。然後，可以基於不同的脈衝持續時間，對這兩種類型的同步脈衝進行區分。
從現有技術的情況中已知多種同步電路，即使輸入信號包含噪聲，該電路也生成適當的時鐘發生器信號。基於窗的噪聲消除方法用於此目的，其中，對不在定期設置的窗內發生的噪聲脈衝進行抑制。另一方法是，通過使用PLL(鎖相環)，在輸入信號與內部時鐘發生器信號之間建立相位同步。
US 4 974 081揭示了一種時鐘脈衝生成電路，該電路不會受到從垂直均衡器脈衝中產生的噪聲的影響。該電路包括用於生成時鐘脈衝的PLL電路，該時鐘脈衝與所施加的輸入信號相位同步。該電路還包括同步電路，該同步電路用於生成與水平同步信號同步的窗信號脈衝。針對複合同步信號來判斷同步條件，以及門電路允許僅在窗信號的周期內通過信號脈衝。相位同步的效果僅與水平同步脈衝相關。使用壓控振蕩器(VCO)和低通濾波器作為環路濾波器，使得所描述的系統在鎖定輸入信號之前，需要特定數量的周期。
從US 5 608 462和US 5 596 372中已知其它類似的電路，這些電路使用具有VCO的PLL，用於生成與水平同步信號同步的時鐘發生器脈衝。此外，在後一公開中提供了垂直計數器，該計數器具有由行掃描頻率給出的時鐘頻率。另一方面，在US 2003/0081149中，使用由所測量的相位誤差來校正計數的計數器來作為PLL的振蕩器。在該公開中，也在水平信號上使用同步處理。為了確定同步脈衝的最可能位置，對所測量的脈衝在位置和寬度方面進行估計。
從JP 06030295中已知使用用於抑制垂直同步脈衝中的噪聲信號的VPLL(垂直鎖相環)。
發明內容
本發明的目的是指出了一種用於消除噪聲的設備，以檢測一般類型視頻信號中的垂直同步脈衝，該設備具有非常快速的鎖定動作，並且其中，可以以簡單方式集成測量下面的複合視頻信號基本參數的附加組件。
如所發明的，通過具有權利要求1中所述特徵的、用於檢測視頻信號中的垂直同步脈衝的噪聲消除設備來實現該目的。這種設備包括垂直脈衝檢測器，用於檢測複合視頻信號中的連續垂直同步脈衝；以及VPLL(垂直鎖相環)，包括至少一個產生相位誤差的相位檢測器、至少一個環路濾波器、以及至少一個振蕩器，其中，在該振蕩器上垂直脈衝檢測器的輸出信號被呈現為輸入信號，以及該振蕩器產生與輸入信號相位同步的時鐘信號。
在通過環路濾波器的適合構造來實現系統非常快速的鎖定動作方面，以下事實是有利的即，振蕩器是以近似恆定的時鐘頻率進行計數的計數器，其中，通過由於由環路濾波器產生的校正值而導致其計數的改變來確定振蕩器的振蕩周期長度。此外，組件可以容易地集成於設備中，如可能的情況，該組件可以通過在垂直同步脈衝和所測量的相位誤差出現時估計計數，來測量諸如複合視頻信號的基頻和場長度之類的測量參數。然後，在振蕩器的時鐘頻率是複合視頻信號的半行頻的情況下，進行對計數的簡單估計。
本發明優選實施例中的相位檢測器包括相位頻閃儀，用於測量出現垂直同步脈衝的計數，並從中計算相位誤差；以及最小探測器，用於計算具有最低絕對值的相位誤差。這實現了由系統考慮作為最可能的同步脈衝的脈衝，同時忽略所謂的噪聲脈衝。
尤其優選地，在新鎖定操作的開始處，第一校正值等於在第一周期內測量的相位誤差，以及第二校正值等於在第二周期內測量的相位誤差的兩倍。這使得在輸入信號相對于振蕩器的時鐘頻率出現偏移和恆定頻移時，可以僅在兩個場中具有相位同步的鎖定。
本發明的另一優選實施例提供了設備，該設備包括裝置用於檢測交替場長度；以及基於窗的設備，用於在檢測到交替場長度時，來檢測垂直同步脈衝，存在從VPLL至基於窗的設備的切換。這實現了設備在稱為視頻記錄器的特徵模式中也達到了時鐘信號的同步。
從獨立權利要求中提及的其它特徵中獲得了本發明的其它優選實施例。
參照以下描述的實施例，本發明的這些和其它方面從非限制性示例中顯而易見，並將通過非限制性示例進行闡述。在附圖中圖1給出了VPLL(垂直鎖相環)輸入信號的示意性表示，圖2給出了VPLL的示意性表示。
圖3示出了與基於窗的噪聲消除系統結合的VPLL的電路圖，圖4示出了最小探測器的電路圖，圖5示出了不對稱場檢測器的電路圖，以及圖6示出了環路濾波器的電路圖。
具體實施例方式
圖1示出了VPLL的輸入信號。將垂直同步信號10饋入V脈衝檢測器12。在V-脈衝檢測器12中已經抑制了超過特定長度的噪聲脈衝。另一方面，在記為100的VPLL的輸入信號14中保存了更大的噪聲。因此，一方面，影響輸入信號1 4的噪聲因子是不由V-脈衝檢測器12消除的所有附加噪聲脈衝，以及另一方面，影響輸入信號14的噪聲因子是錯誤地抑制的弱垂直同步脈衝。
圖2示出了VPLL 100，類似於任何PLL，VPLL 100由振蕩器16、相位檢測器18和環路濾波器20組成。振蕩器16由遞增計數器組成，遞增計數器具有與行頻的兩倍相對應的時鐘頻率。因此，在每個半行之後，將計數器加1。依據標準(如可能的情況，在50Hz下為625半行、或者在60Hz下為525半行)，將分別在625或525處，將計數器重置為1。因而振蕩器16在與場相對應的周期內振蕩，以及基頻分別是行頻的1/312.5或1/262.5。與通常插入PLL、以及使用其使頻率失諧的壓控振蕩器(VCO)相比，重置計數器、或者將計數器設為本情況下的特定值。例如，通過在每個周期內將特定數量的半行Δn添加至計數，來影響頻率中的增加。在這種情況下，振蕩器的頻率將會改變為行頻的1/(312.5-Δn/2)、或者1/(262.5-Δn/2)。當校正振蕩器時，計數將會落入0以下，並且不超過525或625。在大約振蕩周期的中間的計數256處進行計數器的校正。相位檢測器18利用輸入信號14的每個上升沿來存儲計數。對於所存儲的計數＜256，在更新期間減去所存儲的計數，否則在更新期間加上遞增計數器的最大值與計數之間的差值。因而相位誤差可以分別位於-255與269或369之間的範圍內。
相位檢測器18具有作為附加組件的最小探測器28，用於計算最可能的垂直同步脈衝。以下描述最小探測器28的電路框圖。環路濾波器20是低通濾波器，用於基於當前的相位誤差和在先前周期內測量的相位誤差，來計算振蕩器16的校正值。以下描述環路濾波器20操作的確切方式。
圖3示出了VPLL 100與垂直均衡器脈衝的基於窗的噪聲消除的組合。VPLL 14的輸入信號穿過相位頻閃儀26至最小探測器28，其中，計算相位誤差22。環路濾波器20從相位誤差22中計算校正值24，該校正值用於半行計數器16來調整振蕩頻率。此外，可以在標準場長度檢測器32中容易地估計校正值24。如果校正值是0，則使3比特計數器遞增。以特定的計數(例如，7)來設置信號，該信號顯示輸入信號具有標準場長度，即，每場分別確切地包含525或625個半行。對於不同於0的校正值來遞減計數器，並對於0計數來再次重置信號。額定場長度有必要檢測該低通動作，即使是利用充滿噪聲的標準信號。
還在三個其它組件中對相位誤差22進行估計。對於大相位誤差30的檢測器任務是，使環路濾波器20在相位誤差超過特定等級時，採取校正值的加速調整。此外，不對稱場檢測器34可以推斷在相位誤差信號對稱地交替時，輸入信號使振蕩場長度相關(見以下)。最後，在50/60Hz檢測器36中的相位誤差22用於區分60Hz模式(525半行)和50Hz模式(625半行)。如果VPLL在50Hz模式下運行、但是系統地計數每場小於577個半行，則VPLL切換至60Hz模式。與標準場長度檢測器32類似，在這裡也使用計數器，該計數器作為低通濾波器工作。
如從圖3中的邏輯電路圖中看出的，依據由兩個不同條件決定的電路狀態，將半行計數器16設置為1。如果場長度不對稱、並且如果基於窗的噪聲消除200達到了足夠的噪聲消除模式，則如果基於窗的噪聲消除200設置加載信號，則將半行計數器16設置為1。否則，如果場長度是不對稱、或者基於窗的噪聲消除200位於未鎖定的噪聲消除模式中，則如果基於窗的噪聲消除200達到了最大值，則將半行計數器16設置為1。如果場長度對稱、或者基於窗的噪聲消除200處於未鎖定噪聲消除模式中，則在計數255處加載校正值24。
圖4示出了最小探測器28的電路框圖。最小探測器28的目的是從多個已測量的相位誤差22中選擇具有最低絕對值的那個相位誤差，從而影響振蕩器16的最小可能頻率校正。假設振蕩器的最小可能頻移是與正確的垂直同步脈衝相對應的那個頻移。將最小探測器28細分為兩個電路(由圖4中的虛線指示)，一方面用於存儲相位誤差22的各個最小絕對值(虛線之上)、以及另一方面用於存儲相關聯的相位誤差22(虛線之下)。將各個值存儲於寄存器38和40中。更新的多路復用器42和44確保兩個寄存器38和40在計數255處以適當的初始值進行加載。利用370來加載已測量的相位誤差38的絕對值的寄存器，即，最大相位誤差值+1。利用0來加載已測量的相位誤差40的寄存器，即，在沒有出現已測量的垂直同步脈衝時，假定提交給環路濾波器20的值。在識別垂直脈衝檢測器12中的脈衝時，將已測量的相位誤差的絕對值與存儲於寄存器38中的值進行比較。如果已測量的相位誤差的絕對值小於所存儲的值，則利用新值來重寫寄存器38、40。然而，為了避免同步問題，使用一個時鐘脈衝延遲。這通過使延遲一個時鐘脈衝的輸出信號呈現在多路復用器46和48上來實現。因此，總是將最小測量相位誤差傳輸至環路濾波器20。
圖5示出了不對稱場檢測器34的電路框圖。該電路的目的是系統地識別交替場長度，該場由稱為特徵模式下的視頻記錄器部分地生成。在這種情況下，使用VPLL 100是不可取的，這是由於場長度由VPLL 100確定，並將導致明顯地可見垂直抖動。在視頻記錄器靜態圖像的情況下，兩個連續場長度的偏差僅在2個與4個半行之間。在中央數據處理器54中估計場1和場2的已測量的相位誤差50和52。如果差值在0個與12個半行之間，則實現校正振蕩場長度的第一條件。此外，將場長度之差的符號與先前周期的所存儲的符號進行比較。如果這些是不同的，則實現第二條件，以及EXOR電路56將相應的結果傳輸至AND電路58。僅在同時實現以上兩個所述準則時，AND電路38才會設置相應信號「fielddiff」。
圖6示出了環路濾波器20的電路框圖。環路濾波器20的目的是計算校正值24，該值從與已測量的相位誤差22成正比的分量以及依據先前相位誤差的積分分量中編譯得到。為了確保VPLL 100的最快的可能鎖定時間，在測量尤其主要的相位誤差時，執行校正值24的獨立計算。將在具體示例的幫助下闡述鎖定時間的加速。在振蕩器16的瞬變的開始處，振蕩器周期的起點通常還未同步，以及將會彼此相對平移Δn，其中，Δn大於48。多路復用器60確定比例因子，該多路復用器60直接將反相相位誤差作為兩個場的校正值傳輸至半行計數器。在第一場期間，積分分量不作出任何貢獻。在輸入信號與VPLL之間沒有任何頻率差時，由於在隨後的周期內，已測量的相位誤差和校正值為0，所以已經終止了鎖定操作。然而，如果存在頻率差(由相位誤差Δn』表示)，則將反相相位誤差饋入積分寄存器68。還將此作為積分分量的貢獻，通過多路復用器64和62饋入加法元件70。比例分量通過多路復用器60作出相同的貢獻，從而加法元件70計算校正值-2Δn』。當相位誤差在後續的周期內以恆定頻率增長為2Δn』時，確保了在以校正值24調整振蕩器16時，緊隨其後的垂直同步脈衝和振蕩器新環路周期的開始完全地一致。相位誤差在隨後的測量中消失，以及僅由存儲於積分寄存器68中的值(即，Δn』)來確定校正值。從該點起鎖定VPLL。因此，系統在一個場內校正了固有的相位誤差，以及在兩個場內校正了附加頻率差。為了校正相位誤差的較小起伏，通過開關66，利用積分寄存器68中的積分因子1/32來逐漸將相位誤差相加，然後從積分寄存器68和以1/4加權的相位誤差的貢獻中編譯校正值24。
參考符號列表100 VPLL(垂直鎖相環)200基於窗的噪聲消除10複合視頻信號12垂直脈衝檢測器14 VPLL的輸入信號16振蕩器/半行計數器18相位檢測器20環路濾波器22相位誤差24校正值26相位頻閃儀28最小探測器30大相位誤差檢測器32標準場長度檢測器/檢測標準場長度的裝置34不對稱場檢測器/檢測交替場長度的裝置36 50/60Hz檢測器/檢測基頻的裝置38已測量的相位誤差的絕對值的寄存器40已測量的相位誤差的寄存器42、44更新多路復用器46、48在其上呈現延遲了1個時鐘的輸出信號的多路復用器50場1的已測量的相位誤差52場2的已測量的相位誤差54中央處理器單元56 EXOR電路58 AND電路60、62、64、66多路復用器68積分寄存器70比例和積分部分的附件元件
權利要求
1. 一種噪聲消除設備，用於檢測複合視頻信號中的垂直同步脈衝，所述設備包括垂直脈衝檢測器，用於檢測所述複合視頻信號中的連續垂直同步脈衝；以及VPLL(垂直鎖相環)，包括至少一個產生相位誤差的相位檢測器、至少一個環路濾波器、以及至少一個振蕩器，其中，在所述振蕩器上所述垂直脈衝檢測器的輸出信號被呈現為輸入信號，以及所述振蕩器產生與所述輸入信號相位同步的時鐘信號，其特徵在於，所述振蕩器(16)是計數器，所述計數器以近似恆定的時鐘頻率進行計數，同時所述振蕩器的振蕩周期長度通過由於由所述環路濾波器(20)產生的校正值(24)而導致其計數的改變來確定。
2.如權利要求1所述的設備，其特徵在於，所述相位檢測器(18)包括相位頻閃儀(26)，用於測量出現所述垂直同步脈衝的計數，並從中計算相位誤差；以及最小探測器(28)，用於計算具有最低絕對值的相位誤差(22)。
3.如前述權利要求之一所述的設備，其特徵在於，所述環路濾波器(20)包括比例部分，用於輸出與所述相位誤差成正比的分量；以及積分部分，用於輸出與存儲於積分寄存器(68)中的值成正比的分量。
4.如前述權利要求之一所述的設備，其特徵在於，在新鎖定過程的開始處，所述第一校正值(24)等於在所述第一周期內測量的所述相位誤差(22)，以及所述第二校正值等於在所述第二周期內測量的所述相位誤差(22)的兩倍。
5.如前述權利要求之一所述的設備，其特徵在於，所述振蕩器(16)的時鐘是所述複合視頻信號(10)的半行頻。
6.如前述權利要求之一所述的設備，其特徵在於，在所述振蕩器(16)的周期的大約中間處發生所述計數的改變。
7.如前述權利要求之一所述的設備，其特徵在於，所述設備包括用於檢測交替場長度(34)的裝置，以及用於檢測垂直同步脈衝(200)的基於窗的設備，從而在檢測到所述交替場長度時，存在從所述VPLL至所述基於窗的設備的切換。
8.如前述權利要求之一所述的設備，其特徵在於，所述設備包括用於檢測所述複合視頻信號(10)的基頻(36)的裝置。
9.如前述權利要求之一所述的設備，其特徵在於，所述設備包括用於檢測標準場長度(32)的裝置。
全文摘要
本發明的目的在於製造用於檢測視頻信號中的垂直同步脈衝的噪聲消除設備，所述設備具有非常快速的鎖定動作，以及其中可以容易地集成附加組件，這些組件可以測量下面的複合視頻信號的基本參數，因此提出了以下方案所述設備包括垂直脈衝檢測器(12)，用於檢測複合視頻信號中的連續垂直同步脈衝；以及VPLL(垂直鎖相環)，包括至少一個產生相位誤差的相位檢測器(18)、至少一個環路濾波器(20)、以及至少一個振蕩器(16)，其中，在所述振蕩器(16)上呈現所述垂直脈衝檢測器的輸出信號作為輸入信號，以及所述振蕩器產生與所述輸入信號相位同步的時鐘信號，而所述振蕩器(16)是計數器，用於以近似恆定的時鐘頻率進行計數，同時所述振蕩器(16)的振蕩周期長度通過由於由所述環路濾波器產生的校正值而導致其計數的改變來確定。
文檔編號H04N5/08GK101015198SQ200580029629
公開日2007年8月8日 申請日期2005年6月30日 優先權日2004年7月2日
發明者傑拉爾德·皮蘭茲－科爾什, 齊格弗裡德·班莫, 哈特莫特·赫克曼 申請人:皇家飛利浦電子股份有限公司