一種應用於SPAD探測器的高計數範圍的模擬計數電路的製作方法

2023-04-29 12:51:51 2

本發明提出了一種基於雪崩脈衝上升沿觸發計數的線性模擬計數電路和方法，屬於單光子探測技術領域。

背景技術：

SPAD(Single Photon Avalanche Diode)即單光子雪崩光電二極體。在光電探測領域中，傳統意義上的光電倍增管(PMT)已經不能滿足於高速弱光條件下的探測，傳統成像技術在成像速度和像素靈敏度方面受到了一定的限制，於是開始出現固態光電倍增管，即單光子雪崩二極體探測器。近年來，利用現代的標準CMOS工藝製造出高密度、高集成度的SPAD陣列探測器成為這種單光子雪崩二極體探測器的發展趨勢。

傳統的計數電路採取數字計數的方式，直接對SPAD產生的雪崩脈衝進行處理，供後續電路進行數位訊號處理。雖然數字式計數電路具有更好的噪聲抑制、探測靈敏度和低噪聲等特性，但是它的缺點是結構複雜，需要上百隻電晶體，佔用面積大，嚴重影響了像素單元的填充係數。為了有效地減小讀出電路的面積，提高填充係數，有必要研究採用模擬計數的方法對雪崩脈衝進行計數。

然而模擬計數器中的計數電容通常佔去像素單元版圖的絕大多數面積。計數範圍受電容面積的影響較大，計數範圍與電容值的大小成正比，即與電容的面積成正比。要想進一步減小計數電路的面積，就要降低計數電容版圖的面積，但這樣會導致計數範圍的降低。因此，在採用模擬計數的SPAD探測器應用中，需要解決計數電容與版圖面積和計數範圍之間的矛盾問題。

技術實現要素：

針對傳統模擬計數電路計數範圍受計數電容和輸入雪崩信號脈寬制約的問題，本發明提出一種應用於SPAD探測器的高計數範圍的模擬計數電路。

具體的技術方案是一種應用於SPAD探測器的高計數範圍的模擬計數電路，該電路由一個計數電容C、1個電阻R和15個MOS管組成，其中NMOS管MN3和MN4，PMOS管MP6，MP7，MP8和MP9以及電阻R構成一個Cascode偏置電路，為計數電路提供偏置，同時該偏置電路還為計數電路的輸出跟隨器提供了一個電流源負載，保證了計數器的線性輸出，該偏置電路還為限流PMOS管MP2提供了一個較高電平的偏置電壓，在計數電容充電的支路上起到了一個限制導通電流過大的作用，PMOS管MP0是電荷注入管，為信號輸入開關，其柵極接一個脈衝信號in，源極接電源電壓VDD，其漏極與PMOS管MP1管的源極相連；MP1是隔離管，其柵極接電源電壓VDD，其漏極與限流PMOS管MP2的源極接在一起；MP2為限流管，其柵極接的電壓偏置由Cascode偏置電路提供，其作用是在電容充電的瞬間限制住充電電流的大小，PMOS管MP2的漏極接電容C的上極板；NMOS管MN0為一個復位開關，MN0的柵極接一個復位信號Clear，漏極接計數電容C的正極板，源極接計數電容的下極板，即GND；NMOS管MN1、MN2、MN3和MN4構成NMOS管電流鏡；PMOS管MP4和MP5構成PMOS管電流鏡，這兩個電流鏡的作用是將Cascode偏置電路的偏置電流傳遞到輸出端out所在的支路，最終PMOS管MP4相當於跟隨器PMOS管MP3的電流源負載；PMOS管MP3是電壓跟隨器，負責最後將計數電容上的電壓信號傳遞到輸出端out，作為計數的輸出結果。

上述計數電路由PMOS管MP0、MP1、MP2和電容C組成。

進一步，本發明還提出一種利用上述應用於SPAD探測器的高計數範圍的模擬計數電路進行計數的方法，其包含以下三個步驟：

一、復位階段，復位階段是光子探測的準備階段，在雪崩脈衝到來之前，復位信號Clear為高電平，信號輸入開關MP0處於斷開狀態，利用復位開關Clear將電容的原有的電荷放電到GND，以等待計數階段的到來；

二、計數階段，單光子雪崩二極體光電探測器開始對光信號進行探測，產生雪崩脈衝輸入信號，雪崩脈衝信號in在低電平的時候，MP0是導通的，且其溝道電阻非常小，因此MP0的漏極與源極電位接近相同，為電源電壓，當雪崩脈衝信號的一個上升沿到來時，由於電容的兩端電壓不能突變的原理，MP0兩端的電壓不能突變，因此MP0的柵極電壓上升時，其漏極電壓也隨之升高，經過一個短暫的瞬間又恢復到正常狀態，由於只有瞬間導通，且有限流MOS管MP2限制導通電流的大小，計數電容所獲得的電荷量非常少，計數電容就在這一瞬間完成了充電並計數；

三、讀出階段，SPAD完成了對單光子信號的探測，信號輸入開關MP0斷開，電壓跟隨器MP3開始對計數電容C的上極板上的電壓進行讀出，通過計算即可得到SPAD在探測期間所探測到的光子數。

本發明具有的有益效果：

1.本發明可以降低電容面積，且計數範圍大：採用250pF的計數電容能夠可以實現1600次的計數，由於本發明採用上升沿觸發計數的方法，在每一次脈衝上升沿，計數電容增加極微量的電荷。因此可以在減小計數電容面積的同時，計數範圍並沒有顯著降低。

2.本發明的電路可以實現軌到軌的電平計數範圍：通過簡單的偏置電路將電流源作為輸出跟隨器的負載，輸出電阻相當於無窮大，因此輸出電平不會受到輸出負載的影響。

3.本發明的像素單元的填充係數高：本發明採用模擬計數電路代替傳統的數字計數電路，由於模擬計數電路面積小，有利於提高SPAD陣列探測器的填充係數。

附圖說明

圖1為上升沿觸發計數的線性模擬計數電路圖。

圖2為上升沿觸發計數的線性模擬計數電路的工作時序圖。

圖3為上升沿觸發計數的線性模擬計數電路的仿真結果圖。

圖4為上升沿觸發計數的線性模擬計數電路的版圖。

具體實施方式

以下結合說明書附圖對本發明專利作進一步的詳細說明。

該電路利用電容充電的方案，對電容上的電荷進行實時監測，最後通過計算就可以得到探測到的光子的數量。為了實現線性模擬計數電路在較大的動態範圍內對計數電容的充電，本發明採取脈衝上升沿觸發計數的方法，即每個雪崩信號的上升沿到來後，將在計數電容上增加極微量的單位電荷。利用這種上升沿觸發計數的方法，使得電容只在脈衝上升沿到來之後的極短的瞬間內計數，從而使得電容每一次充電的單位電量很小，從而實現了較大動態範圍內的計數。

基於電容兩端電壓不能突變的原理，本發明設計了一種基於電容充電的線性模擬計數電路，其具體電路如圖1所示。該電路使用了一個計數電容C、1個電阻R和15個MOS管。其中NMOS管MN3和MN4，PMOS管MP6，MP7，MP8和MP9以及電阻R構成一個簡單Cascode(共源共柵)偏置電路，為計數電路提供偏置。此偏置電路為計數電路的輸出跟隨器提供了一個電流源負載(由MP4提供)，保證了計數器的線性輸出。此外。偏置電路還為限流PMOS管MP2提供了一個較高電平的偏置電壓，在計數電容充電的支路上起到了一個限制導通電流過大的作用。PMOS管MP0是電荷注入管，為信號輸入開關，其柵極接一個脈衝信號in，源極接電源電壓VDD，其漏極與PMOS管MP1管的源極相連；MP1是隔離管，其柵極接電源電壓VDD，其漏極與限流PMOS管MP2的源極接在一起；MP2為限流管，其柵極接的電壓偏置由Cascode偏置電路提供，其作用是在電容充電的瞬間限制住充電電流的大小，PMOS管MP2的漏極接電容C的上極板；NMOS管MN0為一個復位開關，MN0的柵極接一個復位信號Clear，漏極接計數電容C的正極板，源極接計數電容的下極板，即GND；NMOS管MN1、MN2、MN3和MN4構成NMOS管電流鏡；PMOS管MP4和MP5構成PMOS管電流鏡。這兩個電流鏡的作用是將Cascode偏置電路的偏置電流傳遞到輸出端out所在的支路，最終PMOS管MP4相當於跟隨器PMOS管MP3的電流源負載，採取電流源作負載可以提高計數結果的線性度，實現軌到軌的電平計數範圍；PMOS管MP3是電壓跟隨器，負責最後將計數電容上的電壓信號傳遞到輸出端out，作為計數的輸出結果。

本發明的計數電路的工作原理與過程可以分為3個階段，如圖2所示，分別是復位階段、計數階段和讀出階段。復位階段是光子探測的準備階段，在雪崩脈衝到來之前，復位信號Clear為高電平，信號輸入開關MP0處於斷開狀態，利用復位開關Clear將電容的原有的電荷放電到GND，以等待計數階段的到來。對於計數階段，單光子雪崩二極體光電探測器開始對光信號進行探測，產生雪崩脈衝輸入信號，雪崩脈衝信號in在低電平的時候，MP0是導通的，且其溝道電阻非常小。因此MP0的漏極與源極電位接近相同，為電源電壓。當雪崩脈衝信號的一個上升沿到來時，由於電容的兩端電壓不能突變的原理，MP0兩端的電壓不能突變，因此MP0的柵極電壓上升時，其漏極電壓也隨之升高，經過一個短暫的瞬間又恢復到正常狀態。由於只有瞬間導通，且有限流MOS管MP2限制導通電流的大小，計數電容所獲得的電荷量非常少，計數電容就在這一瞬間完成了充電並計數。在讀出階段，SPAD完成了對單光子信號的探測，信號輸入開關MP0斷開，電壓跟隨器MP3開始對計數電容C的上極板上的電壓進行讀出，通過計算即可得到SPAD在探測期間所探測到的光子數。本發明提出的這種模擬讀出方法計數範圍大，電路結構簡單，不會降低像素單元的填充係數，同時也不會提高電路製造的成本。基於電容兩端電壓不能突變的原理，本發明提出了這種基於雪崩脈衝上升沿觸發計數的線性模擬計數電路和方法，該方法具有較高的計數範圍，計數電容佔用面積小等優點。

如圖1所示，為本發明上升沿觸發計數的線性模擬計數電路圖。該電路由1個電容C、1個電阻R和15個MOS管構成，具體包括：PMOS管MP0、MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9，NMOS管MN0、MN1、MN2、MN3、MN4。其中PMOS管MP0是電荷注入管，雪崩脈衝輸入信號從MP0的柵極輸入，其源極接VDD，漏極接PMOS管MP1的源極接在一起；MP1是隔離管，其柵極接電源電壓VDD，在雪崩脈衝信號的上升沿到來前，其柵極和源極的電壓差始終保持為0V，處於截止的狀態，使得PMOS管MP0和MP1所在的計數支路沒有電流流過；PMOS管MP2為限流MOS管，其源極接PMOS管MP1的漏極，其漏極接電容C的上極板，其柵極接一個較高的偏置電壓(與PMOS管MP8的柵極連在一起)，用於在計數電容計數的瞬間，限制瞬間導通電流，從而可以增加計數次數；NMOS管MN0是電容復位開關，其柵極接復位信號Clear，源極和漏極分別接計數電容的上極板和下極板，它的寬長比設計的足夠大，保證了電容可以在較短的時間內完成復位操作；PMOS管MP3是電壓跟隨器，柵極接電容上極板，源極為輸出端out，它負責將最後計數電容上的計數結果輸出；PMOS管MP4為跟隨器的電流源負載，其柵極與PMOS管MP5的柵極連在一起，它與MP5構成了一個PMOS電流鏡；NMOS管MN1、MN2、MN3、MN4構成一個NMOS管電流鏡；這兩個電流鏡的作用是將偏置產生的電流傳遞到輸出支路，構成輸出電壓跟隨器的電流源負載。偏置電路主要是由PMOS管MP6、MP7、MP8、MP9，NMOS管MN3、MN4以及電阻R構成。

圖2給出了模擬計數器的兩個計數周期，該計數電路的每一次計數周期都分為3個階段，分別是復位階段、計數階段和讀出階段。

(1)復位階段：在雪崩信號到來之前，脈衝信號輸入開關MP0斷開，利用復位信號Clear來控制復位過程的啟動與中斷。在復位階段，復位信號Clear為高電平，復位開關MN0閉合，電容C通過MN0進行放電，電容C被放電至GND，等待計數階段的到來。

(2)計數階段：處於計數階段的復位信號Clear從高電平跳變為低電平，復位開關MN0斷開。在計數階段，SPAD探測到光子後會產生雪崩脈衝信號，當脈衝信號輸入開關MP0的柵極輸入信號in處於低電平時，MP0的漏極與源極電壓近似相同，為電源電壓。當in信號的上升沿到來時，MP0的柵電位升高，由於電容兩端電壓不能突變，在寄生電容Cgd的作用下MP0的漏極電壓被瞬間抬升至超過電源電壓，此時的電晶體MP0的源極變成漏極，其漏極變為源極。MP0柵極電壓和漏極電壓都為VDD，源極電壓高於電源電壓，即MP1的源極電壓被提高，從而MP1的源極電壓高於柵極和源極電壓，MP0和MP1導通，放電的迴路有兩條：一條是由MP1的源極向電源放電，另一條是向MP1的源極向MP1的漏極放電。於是MP1的源極電壓迅速降低，但已經足夠對電容C0充電。在每一個脈衝信號的上升沿到來時，計數電容C會獲得等量極微弱的電荷。計數電容C上的電荷隨著脈衝信號的數目線性增加。

(3)讀出階段：SPAD完成了對單光子信號的探測，信號輸入開關MP0斷開，電容上的電荷不再增加，並保持不變。電壓跟隨電路開始對計數電容C上極板上的電壓值進行讀出。因為每個雪崩脈衝信號計數電容C增加的電荷量相等，所以在一定時間內計數電容C兩端的電壓變化值與這段時間內探測到的光子數成正比。通過簡單計算即可得到SPAD在探測期間所探測到的光子數。

具體實施例：本發明基於中芯國際0.18μm的CMOS工藝對上述基於電容充電的線性模擬計數電路進行了仿真，仿真參數具體如下：計數電容C取250fF，雪崩脈衝信號in脈寬取10ns，周期取100ns；基於以上仿真參數，本發明進行了時長120us的仿真，並得到如圖3所示的仿真結果圖。圖中橫坐標為仿真時間，縱坐標為輸出端的電壓值。初始階段，電容C被復位信號放電到0V；隨後電路每檢測到一個雪崩脈衝信號，計數電容C上的電壓值就會減少一點，電壓波形呈現階梯狀遞增。該模式下輸出端電壓的波形隨著仿真時間也呈較好的線性變化。經過計算，250fF的電容可以計數約為1600次，能夠實現遠遠超過10bit的計數。在計數1600次以後輸出端對應的電壓值為3.2V，接近於電源電壓值(3.3V)，實現了近乎軌到軌的計數範圍。

根據上面的仿真結果，我們可以看出，本發明的計數方式有很好的線性度，且最大線性計數範圍較大，可以實現1600的計數。而且電容值只需要250fF，大大減小了計數電路的版圖面積。

圖4是基於上升沿觸發計數的線性模擬計數電路的版圖設計，其中包括1個計數電容C和15個MOS管。MOS管MP0、MP1、MP2的尺寸都取PMOS管的最小尺寸(長度和寬度都為300nm)。復位管MN0的長度和寬度為1.6μm和350nm。對於計數電容C，選取MIM電容，其寬度和長度分別取10μm和26μm，對應的電容值為250fF。跟隨器MP3的寬度和長度分別為12μm和300nm。電流鏡MP4和MP5的寬度和長度分別為12μm和1μm。MP6和MP8的寬度和長度分別為8μm和300nm。MP7和MP9的寬度和長度分別為12μm和1μm。MN2和MN4的寬度和長度分別為12μm和350nm。MN1和MN3的寬度和長度分別為12μm和600nm。用來產生偏置的電阻採用多晶矽電阻，寬度和長度分別為1μm和10μm，segments為9，總電阻為29.6kΩ。最終設計出來的基於脈衝上升沿觸發計數的線性模擬計數電路版圖如圖4所示。

本發明提出的這種模擬讀出方法計數範圍大，電路結構簡單，不會降低像素單元的填充係數，同時也不會提高電路製造的成本。基於電容兩端電壓不能突變的原理，本發明提出了這種基於雪崩脈衝上升沿觸發計數的線性模擬計數電路和方法，該方法具有較高的計數範圍，計數電容佔用面積小等優點。