半導體集成電路誤動作發生部位檢測法、布局法及其程序的製作方法
2023-05-01 23:14:26
專利名稱：半導體集成電路誤動作發生部位檢測法、布局法及其程序的製作方法
技術領域：
本發明涉及一種確定例如由時鐘信號驅使動作等時由於電源電壓的變動而產生誤動作的可能性高的部位，而且，對於這樣的部位採取在掩膜布局階段的措施的半導體集成電路的誤動作部位檢測方法以及布局方法。
背景技術：
近年，伴隨半導體集成電路的大規模和微細化，由電源布線產生的電壓下降的影響在不斷增大。即，由於電壓下降而引起電源變動後，會產生延遲量的變動以及信號電平的變動，從而使電路產生誤動作的可能性增高。
為了防止上述那樣的誤動作，以往，一般是將延遲餘量等設計餘量一律設計得比較大，對電源布線寬度加寬，但這樣做會招致設計的複雜化，或者招致門電路數、晶片面積的增大，從而導致製造成本的增加。
因此，目前採用對考慮了布線電阻成分、電容成分等的電路動作進行仿真而求出電源電壓的變動，並反饋到電路設計以及布局設計中的方法。更具體地，比如，根據電源布線的阻抗值、邏輯單元的開關時間信息、邏輯單元的電流特性計算電源端子電壓，並據此求出邏輯單元的延遲時間，從而仿真電路動作的技術是周知的(比如參照專利文獻1)但是，為了高精度地進行如上所述的仿真，必須具備作為仿真裝置的龐大的計算機資源以及大量的時間，而實際上要對大規模半導體集成電路的整體動作以足夠的精度進行仿真是困難的。因此，存在的問題是要想迅速並且準確地考慮電源電壓變動的影響並進行電路設計以及布局設計是很困難的。
專利文獻1特開平7-239865號公報
發明內容
本發明鑑於上述問題，其目的在於容易特定由於電源電壓的變動而產生誤動作的可能性高的部位，並且採取在掩膜布局階段的措施等。
為了解決上述課題，本發明之一，是半導體集成電路誤動作發生部位檢測方法，具有傳遞時間檢測步驟，求出輸入到由共同電源布線供給電源電壓的各電路元件的輸入信號或者從上述各電路元件輸出的輸出信號的傳遞時間；同時動作電路元件數檢測步驟，求出上述傳遞時間在規定的時間範圍內的電路元件數；電源電壓變動程度推定步驟，根據上述同時動作電路元件數檢測步驟求出的電路元件數，推定電源電壓變動程度。
由此，傳遞時間檢測步驟求出輸入到各電路元件的輸入信號或者從上述各電路元件輸出的輸出信號的傳遞時間，同時動作電路元件數檢測步驟求出上述傳遞時間在規定的時間範圍內的電路元件數，電源電壓變動程度推定步驟根據上述電路元件數，推定電源電壓變動程度。所以，不用進行必須由龐大的計算機資源或花費大量時間的仿真操作，也可以特定由於電源電壓的變動而產生誤動作可能性高的部位，並在掩膜布局階段就採取對策。
本發明之二，是在本發明之一所述的半導體集成電路的誤動作發生部位檢測方法中，上述電源電壓變動程度推定步驟，進一步根據上述傳遞時間檢測步驟求出的傳遞時間的分散偏差，推定上述電源電壓變動程度。
由此，傳遞時間的分散偏差越小，越容易正確推定伴隨各電路元件的動作的電源電壓變動的影響相重合而產生的電源電壓的變動程度。
本發明之三，是在本發明之一所述的半導體集成電路的誤動作發生部位檢測方法中，上述電路元件是電晶體。
本發明之四，是在本發明之一所述的半導體集成電路的誤動作發生部位檢測方法中，上述電路元件是緩衝電路。
本發明之五，是在本發明之一所述的半導體集成電路的誤動作發生部位檢測方法中，上述電路元件是用於驗證半導體集成電路的動作的掃描觸發器；上述輸入信號是輸入到上述掃描觸發器的時鐘信號。
由這些，可以確實地推定這些電路元件的電源電壓的變動程度。
本發明之六，是在本發明之一所述的半導體集成電路的誤動作發生部位檢測方法中，上述傳遞時間檢測步驟通過仿真半導體集成電路的動作，求出上述輸入信號或者輸出信號的傳遞時間。
本發明之七，是在本發明之一所述的半導體集成電路的誤動作發生部位檢測方法中，上述傳遞時間檢測步驟根據傳遞輸入到上述各電路元件的信號的電路元件以及信號布線的延遲量，求出上述輸入信號或者輸出信號的傳遞時間。
由這些，由於通過比較小規模的仿真或四則運算等，就可以簡便地檢測出傳遞時間，因此可以更容易推定電源電壓的變動程度。
本發明之八，是半導體集成電路的誤動作發生部位檢測方法，具有電路元件數檢測步驟，求出由共同的電源布線供給電源電壓的、當沒有考慮由信號布線對輸入信號的延遲時同時傳遞的電路元件的數；電源電壓變動程度推定步驟，根據由上述電路元件數檢測步驟求出的數，推定電源電壓變動程度。
由此，當輸入到各電路元件的輸入信號的傳遞時間的分散偏差比較固定的情況下，通過不考慮延遲的邏輯設計階段的分析，只要求出同時傳遞的電路元件數，就可以更容易地推定電源電壓的變動程度。
本發明之九，是半導體集成電路的布局方法，具有傳遞時間檢測步驟，求出輸入到由共同電源布線供給電源電壓的各電路元件的輸入信號或者從上述各電路元件輸出的輸出信號的傳遞時間；同時動作電路元件數檢測步驟，求出上述傳遞時間在規定的時間範圍內的電路元件數；配置決定步驟，根據上述同時動作電路元件數檢測步驟求出的電路元件數，按照讓任意的向電路元件供給電源電壓的電源布線不同那樣來決定上述電路元件的配置或者上述電源布線的配置。
由此，根據如前所述容易推定的電源電壓的變動程度，為了抑制由電源電壓的變動引起的誤動作，而決定電路元件或電源布線的配置。
本發明之十，是半導體集成電路的誤動作發生部位檢測程序，讓計算機執行以下步驟傳遞時間檢測步驟，求出輸入到由共同電源布線供給電源電壓的各電路元件的輸入信號或者從上述各電路元件輸出的輸出信號的傳遞時間；同時動作電路元件數檢測步驟，求出上述傳遞時間在規定的時間範圍內的電路元件數；電源電壓變動程度推定步驟，根據上述同時動作電路元件數檢測步驟求出的電路元件數，推定電源電壓變動程度。
本發明之十一，是半導體集成電路的布局程序，讓計算機執行以下步驟傳遞時間檢測步驟，求出輸入到由共同電源布線供給電源電壓的各電路元件的輸入信號或者從上述各電路元件輸出的輸出信號的傳遞時間；同時動作電路元件數檢測步驟，求出上述傳遞時間在規定的時間範圍內的電路元件數；配置決定步驟，根據上述同時動作電路元件數檢測步驟求出的電路元件數，按照讓任意的向電路元件供給電源電壓的電源布線不同那樣來決定上述電路元件的配置或者上述電源布線的配置。
由這些，通過如前所述的機理也可以容易地特定由電源電壓的變動而產生誤動作可能性高的部位，從而可以在掩膜布局階段就採取對策。
根據本發明，可以簡單地特定由電源電壓的變動而產生誤動作可能性高的部位，以便於在掩膜布局階段就採取對策。
圖1是表示實施例1的誤動作發生部位檢測裝置的功能構成的框圖。
圖2是表示伴隨輸入信號的傳遞的電源電壓變動的例子的說明圖。
圖3是表示半導體集成電路的電路元件和電源布線的配置例的說明圖。
圖4是表示半導體集成電路的電路元件或電源布線的配置另一例的說明圖。
圖5是表示時鐘樹狀合成緩衝器以及觸發單元的連接關係的電路圖。
圖6是表示輸入信號的延遲量的分布圖。
圖7是表示實施例2的誤動作發生部位檢測裝置的功能構成的框圖。
圖8是表示時鐘樹狀合成緩衝器以及觸發單元的連接關係的電路圖。
圖9是表示實施例3的誤動作發生部位檢測裝置的功能構成的框圖。
圖10是表示半導體集成電路的電路元件和電源布線的配置的又一例的說明圖。
圖11是表示輸入信號的延遲量的分布圖。
圖12是表示輸入信號的延遲量的分布圖。
圖13是表示半導體集成電路的電路元件和電壓布線的配置的再一例的說明圖。
圖14是表示掃描鏈的電路例的電路圖。
圖15是表示掃描鏈的電路例的電路圖。
圖中101-仿真部，102-同時動作電路元件數檢測部，103-電源電壓變動程度推定部，201-p溝道電晶體，202-n溝道電晶體，203-電源布線，204-電源布線，211、212-電源布線，213-帶，214-緩衝單元，215-觸發單元，211～223-電路塊，231-時鐘樹狀合成緩衝器，241～245-電源布線，251～254-帶，261-觸發單元，271-掃描觸發器，272-緩衝器，301-傳遞時間檢測部，305-配置條件設定部具體實施方式
實施例1實施例1的半導體集成電路的誤動作發生部位檢測裝置比如由計算機和軟體構成，從功能上如圖1所示，由仿真部101、同時動作電路元件數檢測部102、電源電壓變動程度推定部103構成。
仿真部101對半導體集成電路的動作進行仿真，求出輸入到各電路元件中的輸入信號的傳遞時間。更具體地，根據表示包含各電路元件的延遲特性的特性以及連接關係的電路信息、和表示信號布線布局後的各信號布線的傳遞特性的信號布線特性信息，通過對電路動作的仿真，求出輸入到各電路元件中的輸入信號的傳遞時間。這裡，作為上述仿真，可以採用考慮了電路元件以及信號布線的延遲而沒有考慮電源電壓變動(供給一定的電源電壓)的簡易仿真。之所以如此，在本裝置中，即使不通過仿真求出絕對的電源電壓的變動量，但是可以如後上述那樣，根據電源電壓變動程度推定部103的推定結果考慮電源電壓變動的影響。另外，上述仿真也並不一定要仿真半導體集成電路全體的動作，比如，作為從共同電源布線供給電源電壓的、同時傳遞輸入信號的可能性高的電路元件，並且，根據表示這樣的電路元件的數量在規定以上的(以及與這些電路元件的動作關聯的電路元件)對象電路信息，只要對這樣的元件進行仿真就足夠了。所謂同時傳遞輸入信號的可能性高的電路元件，比如是通過同一信號的、或者同一信號通過相互相同段數的邏輯電路而輸入的電路元件(這樣的電路元件的選擇可以容易通過在不考慮布線延遲的在邏輯設計階段上的分析而進行)。而且，所謂共同電源布線，可以是高壓側或者低壓側的任何一方電源布線。
同時動作電路元件數檢測部102，根據上述仿真的結果，求出從共同電源布線供給電源電壓的電路元件，並且輸入信號的傳遞時間在規定的時間範圍內(比如0.3ns以下的時間差)的電路元件的數量。
電源電壓變動程度推定部103根據由上述同時動作電路元件檢測部102求出的電路元件的數量，求出電源電壓的變動程度。
這裡，對伴隨輸入信號的轉變的電源電壓變動進行簡單說明。比如，考慮由如圖2所示的p溝道電晶體201和n溝道電晶體202構成的反相器電路的情況，當輸入信號由H(高)電平轉變到L(低)電平時，p溝道電晶體201變成導通的同時n溝道電晶體202變成截止，向負載電容充電。此時，由於電源布線203具有電阻成分以及電感成分，使該電壓產生變動。具體地，比如電源布線203的電壓在跨越約為1.2ns的期間下降。另外，由共同電源布線203供給電源電壓的其它電晶體比如在0.3ns左右以下的時間差進行開關動作時，相互的電源電壓變動的影響重合在一起，變動程度變大，電路容易產生誤動作。另外，電源電壓的變動也不限於對負載電容充電情況下的開關動作，在放電時也會產生，而且，不限於高電壓側的電源布線203，在低壓側的電源布線204上也會產生。
以下以具體的電路為例，對求出由於電源電壓的變動而產生誤動作的可能性高的部位的例子進行說明。
在半導體集成電路中，比如如圖3所示，在電源布線211(VDD)與電源布線212(VSS)之間的帶213內配置有緩衝單元214、觸發單元215等電路元件。在這些電路元件中，由電源布線211、212向這些電路元件共同供給電源電壓。而且，作為另一半導體集成電路，比如如圖4所示，各電路元件區分成電路塊221～223，在每個電路塊221～223上設置電源布線211、212。此時，在各電路塊221～223內的各電路元件中，由分別對應的電源布線211、212共同供給電源電壓。
另一方面，當向多個電路元件分別輸入等價的信號時，即，如圖5所示，當向觸發單元215通過相互同樣段數的時鐘樹狀合成緩衝器231輸入時鐘信號時，作為不考慮布線延遲的在邏輯設計階段上的時間，所輸入的時鐘信號的傳遞時間相同，但是實際上由於信號布線的電容成分等的影響，要產生延遲，比如如圖6所示，嚴格講不是相同的時間。此時，如果傳遞時間的偏差比如在0.3ns以下，相互的電源電壓變動的影響就會重合，使電源電壓變動程度增大，而容易產生電路的誤動作。
因此，在該誤動作發生部位檢測裝置中，仿真部101求出輸入到上述那樣的各觸發單元215時鐘信號的傳遞時間，同時動作電路元件數檢測部102通過求出輸入了以0.3ns以下的時間差下傳遞的時鐘信號(同時動作)的觸發單元215的數，可以得到與電源布線211的電壓的變動程度對應的指標。即電源電壓變動程度推定部103，比如，算出在各帶213或電路塊221～223內的上述同時動作的觸發單元215的數之比。並且，判定同時動作的觸發單元215的數量是否比規定的設定值大。另外，也可以將從同時動作電路元件數檢測部102輸出的同時動作的觸發單元215的數量原封不動地輸出。這樣，比如，當在一部分帶213內同時動作的觸發單元215的數量比其它帶多的情況下，如果由高精度的仿真等驗證了帶213內的電路元件適當地動作，則對於其它的帶，可以認為電源電壓的變動比帶213更小，因而在很多情況下可以省略動作的驗證。而且，比如只對任意的帶內的電路元件進行高精度的仿真，而得到電源布線的適當的寬度和同時動作的觸發單元215的數量的對應關係，則根據其對應關係與在其它帶的上述同時動作的觸發單元215的數量，就可以容易按照減輕電源電壓變動的影響來決定其它電源布線的寬度。而且，當同時動作的觸發單元215的數量比規定的設定值大(即電源電壓變動大)時，如後述那樣，可以容易地變更電路元件的配置，或者變更電源布線的配置、寬度從而在局部強化電壓布線。另外，還可以容易地變更信號布線的配置(引繞)或通過追加、消除緩衝器或反相器等延遲元件而調整延遲量使輸入信號的傳遞時間偏差在0.3ns以上，從而可以容易地減輕電源電壓的變動。即，本來，如上所述時鐘樹狀合成緩衝器231是用於抑制輸入信號的傳遞時間的偏差，但是在容許範圍內故意擴大傳遞時間的偏移，卻可以減輕電源電壓的變動，從而抑制誤動作。
實施例2對實施例2的半導體集成電路的誤動作發生部位檢測裝置進行說明。而在以下的實施例中，與上述實施例1具有同樣功能的構成要素採用相同的符號並省略其說明。
如圖7所示，在該半導體集成電路的誤動作發生部位檢測裝置上，取代上述仿真部101，設置通過進行所謂靜態的時序分析而求出傳遞時間的傳遞時間檢測部301。更具體地，如圖8所示，上述傳遞時間檢測部301根據表示包含各電路元件的延遲特性的特性以及連接關係的電路信息、和表示信號布線布局後的各信號布線的信號延遲特性的信號布線延遲信息以及對象電路元件信息，算出輸入到由共同電源布線供給電源電壓的各電路元件的輸入信號(時鐘信號)的延遲時間，並求出傳遞時間。
根據如上所述求出的傳遞時間，關於所進行的同時動作電路元件數的檢測以及電源電壓的變動程度的推定，與實施例1的說明相同。
由於上述那樣的延遲時間的算出，基本上就是對各延遲要素的延遲時間的累加，所以可以更簡單並且高速求出傳遞時間，推定電源電壓的變動程度，容易抑制誤動作。
實施例3如圖9所示，實施例3的半導體集成電路的誤動作部位檢測裝置是在實施例1構成的基礎上，再設置配置條件設定部305。該配置條件設定部305根據從電源電壓變動程度推定部103輸出的電源電壓的變動程度(或者根據從同時動作電路元件數檢測部102輸出的電路元件數)，輸出布局設計的制約條件。另外，也可以在實施例2的構成上設置配置條件設定部305。
即，如圖10所示，在被電源布線241(VDD)、242(VSS)、243(VDD)、244(VSS)、245(VDD)夾住的帶251～254上分別配置多個觸發單元261，其中在帶251中，如果以0.3ns以下的傳遞時間輸入時鐘信號的觸發單元261在規定數以上，或者比其它的帶252～254更多，則配置條件設定部305輸出表示配置條件的制約的信息，以便將若干配置在帶251上的觸發單元261移動到其它帶，到圖中未示的布局裝置中進行再配置。上述移動目標的帶可以是鄰近的帶252，但是由於帶253的電源布線VDD側與VSS側兩方皆不同，因此更優選。另外，也可以將電源布線241～245的上位的電源布線配置在不同的區域。
另外，可以不移動觸發單元261，而將其配置在其它帶上，並且，也可以與輸入的時鐘信號的傳遞時間不同的觸發單元261進行交換。而且，如上所述，一旦形成布局以後，就不限於推定電源電壓的變動，也可以預先檢測輸入信號的傳遞時間在邏輯設計階段相等的電路元件，使其在同一帶內不能到達規定數量以上，如此控制布局裝置。
其它實施例如上所述，不僅求出輸入信號的傳遞時間在規定時間範圍內的電路元件數，還可以考慮傳遞時間的分散偏差，即，比如即使在上述的電路元件數相等的情況，如圖11、12所示，對於傳遞時間的電路元件數的分布不同時，分散偏差小的受電源電壓變動重疊的影響更大。即，對於輸入信號的傳遞時間在規定時間範圍內的電路元件，也可以求出傳遞時間的標準偏差，並根據該標準偏差以及上述傳遞時間在規定時間內的電路元件數(比如兩者的乘積、加權加法運算等)求出電源電壓的變動程度。這裡，上述的分散偏差並不限於由設計上的延遲量的不同所產生，也可以考慮製造上的分散偏差。
另一方面，當認為對於多個電路元件輸入信號的傳遞時間的分散偏差基本一定時，也可以在各帶內，只求出輸入信號的傳遞時間在邏輯設計階段相等的(同時動作)的電路元件數，從而控制所配置的帶。即，作為上述那樣同時動作的電路元件的觸發單元261，比如如圖13所示，在帶251上配置100個，在帶254上配置75個，則可以認為電源布線241、242的電源電壓的變動大於電源布線244、245的電源電壓的變動。這種情況，可以使上述同時動作的電路元件數在各帶上相等，或者使之小於規定數。
其它事項在上述例子中，說明的全是著眼於各電路元件的輸入信號的傳遞時間的例子，對於輸出信號的傳遞時間也可以進行同樣的處理。即，輸出信號的傳遞時間對於輸入信號的傳遞時間只是在電路元件的延遲時間偏移，由上述同樣的機理也可以推定出產生誤動作的可能性高的部位。
而且，作為電路元件雖然以觸發器為例進行了說明，但是並不限定此，也可以是緩衝器等，而且，在各個電晶體級別上可以得到同樣的效果。不過，如圖14、15所示，用於為了驗證電路動作的掃描鏈的掃描觸發器271或緩衝器272通常設置得比較多，而且他們同時動作，因此對於減輕電源電壓變動容易取得大的效果，對於掃描動作中的誤動作特別有效。而且，時鐘信號通常用於在各種時鐘同步電路中對各電路元件的動作取得同步，輸入到很多的電路元件中，因此也容易取得大的效果，但是不限於此，輸入到多個電路元件中的各種信號，可以得到同樣的效果。另外，並不限於通過時鐘樹狀合成緩衝器那樣的電路輸入到各電路元件中的信號，即使是通過相互不同的邏輯電路輸入到多個電路元件的信號，其結果，只要是以基本相等的時間傳遞的信號，則可以成為上述那樣的處理對象。
而且，在上述的例子中，說明的是著眼於電路元件的數量本身的例子，但是，比如由於被驅動的負載電容各不相同，當對電源電壓變動的影響程度也不同的電路元件混在一起時，也可以在電路元件數上使用以負載電容或驅動能力加權後的值。
而且，對於電源布線是共同的判斷，與供給電源電壓的電路元件的規模是相對的，比如，在圖3所示的例子中，將分別包含在各帶213上的緩衝單元214等電路單元的組作為一個電路元件把握時，在向這些電路元件共同提供電源電壓的電源布線上，可以考慮該當電源布線211、212分歧前的(向多個電源布線211、212供給電源電壓)的電源布線。另一方面，當將包含在緩衝單元214等中的各個或者多個電晶體分別作為一個電路元件把握時，可以考慮將從電源布線211、212再分歧向多個電晶體提供電源電壓的布線作為上述多個電晶體的共同的電源布線(另外，在上述情況下，也可以考慮將電源布線211、212作為共同的電源布線。)。
本發明的半導體集成電路的誤動作發生部位檢測方法，簡便地特定由於電源電壓的變動而產生誤動作可能性高的部位，具有可以在掩膜布局階段就容易地採取對策的效果，比如，作為用於防止由時鐘信號驅使動作時由於電源電壓的變動而產生的誤動作等目的的半導體集成電路的誤動作發生部位檢測方法以及布局方法等是有用的。
權利要求
1.一種半導體集成電路的誤動作發生部位檢測方法，其特徵在於，具有傳遞時間檢測步驟，求出輸入到由共同電源布線供給電源電壓的各電路元件的輸入信號或者從所述各電路元件輸出的輸出信號的傳遞時間；同時動作電路元件數檢測步驟，求出所述傳遞時間在規定的時間範圍內的電路元件數；電源電壓變動程度推定步驟，根據所述同時動作電路元件數檢測步驟求出的電路元件數，推定電源電壓變動程度。
2.如權利要求1所述的半導體集成電路的誤動作發生部位檢測方法，其特徵在於，所述電源電壓變動程度推定步驟，進一步根據所述傳遞時間檢測步驟求出的傳遞時間的分散偏差，推定所述電源電壓變動程度。
3.如權利要求1所述的半導體集成電路的誤動作發生部位檢測方法，其特徵在於，所述電路元件是電晶體。
4.如權利要求1所述的半導體集成電路的誤動作發生部位檢測方法，其特徵在於，所述電路元件是緩衝電路。
5.如權利要求1所述的半導體集成電路的誤動作發生部位檢測方法，其特徵在於，所述電路元件是用於驗證半導體集成電路的動作的掃描觸發器；所述輸入信號是輸入到所述掃描觸發器的時鐘信號。
6. 如權利要求1所述的半導體集成電路的誤動作發生部位檢測方法，其特徵在於，所述傳遞時間檢測步驟通過仿真半導體集成電路的動作，求出所述輸入信號或者輸出信號的傳遞時間。
7.如權利要求1所述的半導體集成電路的誤動作發生部位檢測方法，其特徵在於，所述傳遞時間檢測步驟根據傳遞輸入到所述各電路元件的信號的電路元件以及信號布線的延遲量，求出所述輸入信號或者輸出信號的傳遞時間。
8.一種半導體集成電路的誤動作發生部位檢測方法，其特徵在於，具有電路元件數檢測步驟，求出由共同的電源布線供給電源電壓的、當沒有考慮由信號布線對輸入信號的延遲時同時傳遞的電路元件的數；電源電壓變動程度推定步驟，根據由所述電路元件數檢測步驟求出的數，推定電源電壓變動程度。
9.一種半導體集成電路的布局方法，其特徵在於，具有傳遞時間檢測步驟，求出輸入到由共同電源布線供給電源電壓的各電路元件的輸入信號或者從所述各電路元件輸出的輸出信號的傳遞時間；同時動作電路元件數檢測步驟，求出所述傳遞時間在規定的時間範圍內的電路元件數；配置決定步驟，根據所述同時動作電路元件數檢測步驟求出的電路元件數，按照讓任意的向電路元件供給電源電壓的電源布線不同那樣來決定所述電路元件的配置或者所述電源布線的配置。
10.一種半導體集成電路的誤動作發生部位檢測程序，其特徵在於，讓計算機執行以下步驟傳遞時間檢測步驟，求出輸入到由共同電源布線供給電源電壓的各電路元件的輸入信號或者從所述各電路元件輸出的輸出信號的傳遞時間；同時動作電路元件數檢測步驟，求出所述傳遞時間在規定的時間範圍內的電路元件數；電源電壓變動程度推定步驟，根據所述同時動作電路元件數檢測步驟求出的電路元件數，推定電源電壓變動程度。
11.一種半導體集成電路的布局程序，其特徵在於，讓計算機執行以下步驟傳遞時間檢測步驟，求出輸入到由共同電源布線供給電源電壓的各電路元件的輸入信號或者從所述各電路元件輸出的輸出信號的傳遞時間；同時動作電路元件數檢測步驟，求出所述傳遞時間在規定的時間範圍內的電路元件數；配置決定步驟，根據所述同時動作電路元件數檢測步驟求出的電路元件數，按照讓任意的向電路元件供給電源電壓的電源布線不同那樣來決定所述電路元件的配置或者所述電源布線的配置。
全文摘要
本發明提供一種容易特定由於電源電壓變動而產生誤動作可能性高的部位，從而在掩膜布局階段就進行對策的方法。仿真部(101)仿真半導體集成電路的動作，求出輸入到各電路元件的輸入信號的傳遞時間。同時動作電路元件檢測部(102)是由共同電源布線供給電源電壓的電路元件，並且，根據上述仿真的結果，求出輸入信號的傳遞時間在規定的時間範圍內(比如0.3ns以下的時間差)的電路元件數。電源電壓變動程度推定部(103)根據由上述同時動作電路元件數檢測部(102)求出的電路元件數，求出電源電壓的變動程度。
文檔編號G06F17/50GK1521513SQ20041000413
公開日2004年8月18日 申請日期2004年2月13日 優先權日2003年2月13日
發明者吉田貴輝 申請人:松下電器產業株式會社