一種線路板特性阻抗測試裝置的製作方法

2023-05-02 12:26:26 2

專利名稱：：一種線路板特性阻抗測試裝置的製作方法
技術領域：
：本實用新型涉及一種能夠快速測試印刷線路板特性阻抗的裝置。
背景技術：
：近幾年來，隨著桌上型電腦(PC機)、筆記本電腦、手機、數位電視、機頂盒、消費電子(MP3、MP4、遊戲機、數位相機等)、通信設備和汽車電子等電子產品的飛速發展，其信號傳輸頻率和速度越來越高，對所使用的線路板(PCB)提出了嚴格的特性阻抗測試要求。PCB板線路的特性阻抗和板上線路的物理尺寸、PCB製造材料、加工工藝等均有關，可能每一批線路板的特性阻抗都不一樣。為了控制線路阻抗，PCB製造商需要對生產的每一塊PCB進行嚴格的特性阻抗測試，檢驗是否符合設計和生產的要求；製造商根據測試結果，可以通過改變線路寬度、疊層厚度、控制蝕刻等方法，調整或補償不同批次PCB的特性阻抗，滿足客戶對PCB板特性阻抗控制精度的要求。傳統的測試裝置需要採用取樣示波器和階躍脈衝發生/取樣器組成的時域反射計(TDR)這樣的專業實驗室設備，來測試線路板上蝕刻線路或者測試樣板的特性阻抗。這種測試設備存在若干缺點，例如操作複雜，成本高昂，測試速度慢，儀器容易被靜電擊穿損壞，對測試工作環境要求苛刻等。
實用新型內容本實用新型的目的在於提供一種線路板特性阻抗測試裝置以對高速、高頻線路板特性阻抗實現簡潔、快速、準確的測試，提高線路板特性阻抗檢測效率。為實現上述目的，本實用新型採用的技術方案是提供一種線路板特性阻抗測試裝置，包括測試主機、探針、PC機印表機和運行於PC機上的分析軟體。所述測試主機至少包括一脈衝發生電路，與邏輯控制模塊連接，用於產生激勵階躍脈衝信號;一脈衝接收電路，連接於信號採集模塊和同軸開關之間，用於採樣待測線路反射回來的脈衝信號；一同軸開關，連接於脈衝發生電路、脈衝接收電路和接插探針的輸出埠之間，受邏輯控制模塊控制切換測試方式，實現信號的導入導出；一信號採集模塊，連接於CPU處理模塊與脈衝接收電路之間，用於對接收到的反射信號濾波、放大並轉化成數位訊號送入存儲器中存儲，供CPU讀取；一邏輯控制模塊，與CPU處理模塊連接，接受CPU指令對脈衝發生模塊、脈衝接收電路、信號釆集模塊及同軸開關的工作進行協調控制；一CPU處理模塊，與PC機連接通訊，接受PC機發送的測試控制命令和測試參數，翻譯PC機命令，發送給邏輯控制模塊。一種具體的方案為所述的同軸開關K的引腳S1、S5分別連接負載電阻，引腳S2、S4分別連接兩輸出通道CHA、CHB端；引腳S3連接脈衝發生電路；同軸開關K的3個控制引腳Kl+、K2+、K-均連接邏輯控制電路；邏輯控制電路控制同軸開關切換，可將引腳S2和/或S4連接到引腳S3，使連接於S3處的脈衝發生電路輸出的激勵脈衝加載到輸出通道CHA禾P/或CHB上。一種更具體的方案為所述的CPU處理模塊包括DSP數位訊號處理器及與其連接的ARM微處理器，所述CPU處理模塊通過ARM微處理器上行與PC機通訊、通過DSP數位訊號處理器下行與邏輯控制模塊通訊，並採集存儲器中數據。本實用新型的優點在於(1)相對於現有技術，本實用新型所述裝置採用智能化和自動化設計，用戶只需對PC機進行簡單的初始化設置就能迅速進行自動測試、顯示結果、自動生成報表並列印，大大簡化了人工操作步驟，降低了操作難度；(2)輸出端採用同軸開關進行切換，使用"單個階躍脈衝發生電路和單個接收通道"實現差分線路阻抗的測試，避免了採用兩個階躍脈衝發生電路或兩個接收通道測試時，由於兩個脈衝發生電路或兩個通道不能完全一致帶來的誤差問題，有效提高了測試精度；(3)當裝置不工作時，利用同軸開關切斷階躍脈衝發生和接收電路同輸出通道的連接，從物理上斷絕了測試主機與外界的連接，有效降低了外部靜電對測試圖1為本實用新型所述線路板特性阻抗測試裝置原理組成示意框圖；圖2為所述同軸開關實施例原理示意圖3是本實用新型所述同軸開關工作於CTL1模式，階躍脈衝加載到CHA通道，CHB連接到負載電阻時電路示意圖4是同軸開關工作於CTL2模式，階躍脈衝加載到CHB通道，CHA連接到負載電阻時電路示意圖5為圖3、圖4的等效電路圖6是同軸開關工作於CTL3模式，階躍脈衝同時加載到CHA和CHB通道電路示意圖7為圖6的等效電路圖8為所述線路板特性阻抗測試方法流程示意圖。具體實施方式為了便於本領域技術人員理解，以下結合附圖及實施例對本實用新型做進一步的詳細說明如圖l，所述線路板特性阻抗測試裝置，包括測試主機ioo、插接於測試主機上的探針103、PC機101和聯設於PC機上的印表機102。所述測試主機包括脈衝發生電路205、同軸開關206、脈衝接收電路209、信號採集模塊、邏輯控制模塊202和CPU處理模塊101。所述脈衝發生電路205，其與邏輯控制模塊202連接，用於產生激勵階躍脈衝信號。當接入被測線路開始測試時，高速階躍脈衝信號沿著被測線路傳播，遇到阻抗不連續點時發生反射。本裝置中要求其產生的階躍脈衝信號上升沿上升時間範圍在120ps160ps之間，脈衝幅值範圍在200mV300mV之間，頻率範圍在10kHz200kHz之間。信號最佳選值為上升時間小於150ps，幅度250mV，脈衝頻率32.768kHz。所述同軸開關206，連接於脈衝發生電路、脈衝接收電路和接插探針的輸出埠之間，受邏輯控制模塊控制切換測試方式，實現信號的導入導出。5所述脈衝接收電路209，連接於信號採集模塊和同軸開關之間，用於採樣待測線路反射回來的脈衝信號。所述信號採集模塊，包括依次連接的A/D轉換電路204和FIFO存儲器電路203，用於對接收到的反射信號濾波、放大、轉化成數位訊號後存儲。所述邏輯控制模塊202，與CPU處理模塊101連接，接受CPU指令對脈衝發生電路、脈衝接收電路、信號採集模塊工作進行協調控制。邏輯控制模塊202接收脈衝發生電路的時鐘1，經過同步和時序調整之後產生給脈衝發生電路的控制信號1、給ADC模數轉換電路的時鐘信號2和給脈衝接收電路的時鐘信號3。邏輯控制模塊202通過控制信號3配置同軸開關的工作模式；通過控制信號1控制脈衝發生電路的觸發、開始和結束工作；通過控制信號2控制脈衝接收電路和ADC轉換、存儲數據的工作時序。所述CPU處理模塊，與PC機101連接通訊，接受PC機發送的測試控制命令和測試參數，翻譯PC機命令，發送給邏輯控制模塊。PC機與列印設備102連接。所述的CPU處理模塊可以包括DSP數位訊號處理器及與其連接的ARM微處理器。所述CPU處理模塊通過ARM微處理器上行與PC機通訊、通過DSP數位訊號處理器下行與邏輯控制模塊通訊，DSP可以通過EMIF和SPI接口與邏輯控制模塊通訊，並採集存儲器中數據。這裡DSP數位訊號處理器與ARM微處理器通過HPI口實現通信。上述ARM微處理器可以通過網絡通信口(L認)與PC機進行通信，接受PC機發送的測試控制命令和測試參數，翻譯PC機命令，發送給邏輯控制模塊(FPGA)。測試開始之後，FPGA按照測試要求控制脈衝發生電路向被測線路板發射階躍脈衝信號，並接收反射回來的電壓信號，採集、轉換成數位訊號後存儲，然後由CPU處理模塊處理、進行阻抗變換運算，最後通過網絡接口傳送到PC機中進行顯示並生成報表、列印。所述PC機運行一上層軟體，上層軟體主要包括網絡接口電路監控、收發數據、處理分析數據以及控制特性阻抗測試主機工作。在測試過程結束後，PC機讀取CPU處理後的數據和結果，最後在屏幕上顯示測試波形和測試結果，並生成報表列印。或者PC機也可以完成CPU的數據處理、阻抗變6換運算等工作，以簡化測試主機中CPU處理模塊。如圖2，為所述同軸開關實施例原理示意圖。所述的同軸開關K的引腳Sl、S5分別連接50歐姆負載電阻，引腳S2、S4分別連接CHA、CHB兩輸出通道接口端；引腳S3連接脈衝發生電路；同軸開關K的3個控制引腳Kl+、K2+、K-均連接邏輯控制電路；邏輯控制電路控制同軸開關切換，可將引腳S2和/或S4連接到引腳S3，使連接於S3處的脈衝發生電路輸出的激勵脈衝加載到輸出通道CHA和/或CHB上。所述同軸開關受控工作的邏輯關係如下表:tableseeoriginaldocumentpage7本實用新型通過同軸開關的切換，採用單個階躍脈衝發生電路和單個接收通道實現差分線路阻抗的測試。解決了現有技術中採用兩個階躍脈衝發生電路或兩個接收通道測試時，由於兩個脈衝發生電路或兩個通道不能完全一致帶來的誤差問題，有效提高了測試精度。同軸開關各種工作方式及等效電路如圖3至圖7所示。基於上述測試裝置，所述的線路板特性阻抗測試方法步驟為(l)用戶通過PC機，設定好測試開始點和結束點，即測試區間;(2)用戶根據線路板設計要求的特性阻抗值和容許範圍在PC機上設置測試文件的參數，上層軟體自動生成批量測試列表；(3)啟動特性阻抗測試裝置中測試主機；(4)PC機通過CPU處理模塊發送測試命令和測試參數給邏輯控制電路；(5)邏輯控制電路控制脈衝發生電路產生階躍脈衝信號加載到被測線路板上；(6)脈衝接收電路、信號採集模塊協同工作，採集設定數量的採樣點，並存儲到存儲器中；(7)(7)CPU處理模塊讀取存儲器的數據，拼接採樣波形，計算測試阻抗，和設定的特性阻抗值及容許範圍進行比較，得到"合格"與"不合格"結果；(8)單次測試結束後，'PC機讀取CPU的處理數據和結果，顯示測試波形和測試結果，並生成報表列印。測試主機按照批量測試列表的設定參數和順序對每個測試點依次進行一次測試；如果設置的是平均測試方式則重複進行多次測試後計算。根據設定的要求可由PC機和CPU處理模塊兩者至少其一計算測試阻抗，採用平均方式的測試還可以計算得到平均值、最大值、最小值和標準偏差結果，測試結果和設定的線路板特性阻抗值及容許範圍進行比較，得到"合格"與"不合格"結果。本實用新型所述的裝置通用型和擴展性均很強，首先在步驟l、2中，對於不同的PCB板、PCB板上不同的測試點，需要設置不同的參數。每個測試點都有一個測試參數，設置好之後，用戶需要及時保存該參數；在設定了一個測試點及參數之後，用戶可以繼續添加下一個測試點及參數；待用戶設定完所有的測試點之後，軟體自動生成測試列表；用戶可以對該列表進行重新排序、修改或添加參數，最後保存為單獨的測試文件；以後需要重新進行同樣的測試時，可以打開保存測試文件，繼續進行測試。每個測試點的參數主要有:tableseeoriginaldocumentpage8tableseeoriginaldocumentpage9步驟3，當測試列表生成之後，用戶就可以直接進行批量化自動測試。單擊軟體的開始鍵，或者按下鍵盤的Enter鍵啟動與PC機連設好的測試主機，測試主機內部所有軟、硬體模塊同時啟動，進入工作狀態。步驟4，PC機根據測試文件發送測試命令和測試參數給CPU處理模塊。CPU翻譯測試參數，判斷是測試方式是單端測試或差分測試，判斷測試通道，設定採樣時刻的開始點和結束點，設定採樣數據的個數N。然後發送開始測試命令、測試控制命令給FPGA邏輯控制電路。步驟5、6後可分為幾種情況(1)、如果用戶選擇CHA或CHB通道實行單端測試方式，則按以下步驟執行a、FPGA邏輯控制電路發送CTL1或CTL2命令給同軸開關，然後發送開始命令給階躍脈衝發生電路。b、脈衝發生電路產生的階躍脈衝信號經由CHA或CHB通道傳送到被測線路板上，信號遇到阻抗不連續點發生反射，由脈衝接收電路接收該發射信號，經信號採集模塊處理轉換成數位訊號，存儲到FIFO存儲器中；c、FPGA邏輯控制電路控制各電路重複a、b操作，直到採集並存儲的數據個數達到設定值；d、FPGA電路發送CTL4命令給同軸開關，將CHA或CHB通道與被測線路板隔開；e、同時FPGA電路發送測試完成中斷信號給CPU,通知CPU讀取數據。(2)、如果用戶選擇差分阻抗測試方式，即對線路板上的差分線路阻抗進行測試，則需要先後使用CHA和CHB通道，具體操作如下首先使用CHA通道a、FPGA邏輯控制電路發送CTL1命令給同軸開關，然後發送開始命令給階躍脈衝發生電路；b、脈衝發生電路產生的階躍脈衝信號經由CHA通道送到被測線路板上，經過反射之後由接收電路接收該信號，並由信號採集模塊轉換成數位訊號，存儲到FIFO存儲器中；c、FPGA邏輯控制電路反覆重複a、b，直到採集並存儲到設定個數的數據；然後使用CHB通道d、FPGA邏輯控制電路發送CTL2命令給同軸開關，然後發送開始命令給階躍脈衝發生電路；e、階躍脈衝發生電路產生的脈衝信號經由CHB通道送到被測線路板上，經過反射之後由接收電路接收該信號，並由信號採集模塊轉換成數位訊號，存儲到FIFO存儲器中。f、邏輯控制電路反覆重複d、e，直到採集並存儲到設定個數的數據；最後同時使用CHA和CHB通道g、邏輯控制電路繼續發送CTL3命令給同軸開關，然後發送開始命令給脈衝發生電路；h、脈衝發生電路產生的脈衝信號經由CHA送到被測線路板上，經過反射之後由接收電路接收該信號，並由信號採集模塊轉換成數位訊號，存儲到FIF0存儲器中；i、邏輯控制電路反覆重複g、h，直到ADC模數轉換電路採集並存儲到設定個數數據，發送中斷給CPU;j、FPGA電路發送CTL4命令給同軸開關，將CHA或CHB通道與被測線10路板隔開。步驟7，CPU收到FPGA最終發送的測試完成的中斷信號之後讀取FIFO存儲器中的數據，拼接採樣波形，計算測試阻抗，採用平均方式的測試還可以得到平均值、最大值、最小值、標準偏差。採用差分測試方式可以得到偶模和差分阻抗結果。最後CPU根據線路板設計的特性阻抗值及容許範圍進行比較，得屮，"合格"與"不合格"結果。步驟8，單個測試點測試結束後，PC機讀取CPU的處理的數據和結果，顯示測該測試點波形和測試結果，並生成報表，列印。單個測試點測試完成後，用戶可以在PC機上選擇暫停、停止或繼續測試。如果選擇繼續，軟體自動調用下一個測試點的測試參數，準備下一次測試，用戶選擇開始，就可以自動運行步驟38，進行自動測試、處理、顯示結果和生成報表。CPU的具體計算過程結合圖3到圖7說明如下已知發射的階躍脈衝電壓為、，輸出阻抗為^，經過同軸開關的切換，進行三次測試，階躍脈衝分別加載到CHA、CHB及同時加載到CHA和CHB上；脈衝接收電路接收到反射信號處理後再經過CPU處理和運算，可以依次得到三個電壓r,^、F,^和^一。設Ze是對稱差分輸出線的共模阻抗，^是它兩條單獨輸出線之間的耦合阻抗，Z。為對稱差分傳輸線的差分阻抗。當階躍脈衝加載到CHA和CHB時，根據圖7可以得到表達式(1)17KYAe—一S(1)計算表達式(l)可以得到z。的結果rpp一s當階躍脈衝只加載到CHA時，根據圖5，設定一個中間變量Zu為圖5中Z。士Z。^三個電阻網絡的等效阻抗，同樣，當階躍脈衝只加載到CHB時，設定一個中間變量&為圖5中Ze、*Z。Zx三個電阻網絡的等效阻抗。根據圖5的等效電路可以得到表達式於是有formulaseeoriginaldocumentpage12計算(3)、(4)可以得到Z,。Z。的表達式=X及s(5)根據圖5的等效電路還可以得到表達式(7)、(8)formulaseeoriginaldocumentpage12計算表達式(7)、(8)可以得到^的表達式(9)formulaseeoriginaldocumentpage12將(5)或(6)式代入到(9)式就可以得到Zx的最終結果。Z。為對稱差分傳輸線的差分阻抗，則可以得到最終的差分阻抗計算結formulaseeoriginaldocumentpage12表達式(5)得出了階躍脈衝只加載於CHA時，CPU計算的CHA測試阻抗結果。表達式(6)得出了階躍脈衝只加載於CHB時，CPU計算的CHB測試阻抗結果。表達式(10)得出了差分特性阻抗測試最終的差分阻抗計算結果。當對稱差分傳輸線的對稱性比較好的時候，(8)、(9)兩個測試結果繪製的阻抗曲線基本上是重合的，如果對稱性不佳，測試結果就會有較大誤差。根據表達式(8)、(9)也可以得到對稱差分傳輸線的非對稱性(unbalance)結果，如表達式(11)所示。;t2xl00%(U)+麼2用戶根據設計要求，可自定義對稱差分傳輸線允許的非對稱性範圍，如果超過該範圍，則表明該對稱差分傳輸線不符合設定要求。綜上所述，本實用新型所公開的線路板特性阻抗測試裝置及測試方法採用智能化和自動化的設計，採用測試主機結合PC機共同完成測試過程，PC機採用普通電腦即可，PC機上運行特定軟體程序，利用PC機簡單友好的人機界面使操作簡單、方便，簡化了線路板特性阻抗測試步驟，降低了操作的難度，大大提高了工作效率。同時測試主機替代了價格昂貴的時域反射計，有效降低了測試成本。需要說明的是，以上所述裝置中的實施方式及方法僅為本實用新型較佳的實施方案及其工作方法，不能將其理解為對本實用新型保護範圍的限制，在未脫離本實用新型構思前提下，對本實用新型所做的任何均等變化與修飾均屬於本實用新型的保護範圍。1權利要求1、一種線路板特性阻抗測試裝置，包括測試主機、探針、PC機、印表機和運行於PC機上的分析軟體，其特徵在於所述測試主機至少包括一脈衝發生電路，與邏輯控制模塊連接，用於產生階躍脈衝信號；一同軸開關，連接於脈衝發生電路、脈衝接收電路和接插探針的輸出埠之間，受邏輯控制模塊控制切換測試方式，實現信號的導入導出；一脈衝接收電路，連接於信號採集模塊和同軸開關之間，用於採樣待測線路反射回來的脈衝信號；一信號採集模塊，連接於CPU處理模塊與脈衝接收電路之間，用於對接收到的反射信號濾波、放大並轉化成數位訊號送入存儲器中存儲，供CPU讀取；一邏輯控制模塊，與CPU處理模塊連接，接受CPU指令對脈衝發生電路、脈衝接收電路、信號採集模塊及同軸開關的工作進行協調控制；CPU處理模塊，與PC機連接通訊，接受PC機發送的測試控制命令和測試參數，翻譯PC機命令，發送給邏輯控制模塊。2、根據權利要求1所述的線路板特性阻抗測試裝置，其特徵在於所述的同軸開關K的引腳S1、S5分別連接負載電阻，引腳S2、S4分別連接兩輸出通道CHA、CHB端；引腳S3連接脈衝發生電路；同軸開關K的3個控制引腳Kl+、K2+、K-均連接邏輯控制電路；邏輯控制電路控制同軸開關切換，可將引腳S2和/或S4連接到引腳S3，使連接於S3處的脈衝發生電路輸出的激勵脈衝加載到輸出通道CHA和/或CHB上。3、根據權利要求2所述的線路板特性阻抗測試裝置，其特徵在於所述探針包括單端測試探針和差分測試探針。4、根據權利要求3所述的線路板特性阻抗測試裝置，其特徵在於所述脈衝發生電路採用周期性矩形脈衝發生電路，該電路所產生的階躍脈衝信號上升沿上升時間範圍為120ps160ps，脈衝幅值範圍為200mV300mV，頻率範圍為10kHz200kHz。5、根據權利要求1或4所述的線路板特性阻抗測試裝置，其特徵在於所述CPU處理模塊包括數位訊號處理器DSP及與其連接的ARM微處理器，所述CPU處理模塊通過ARM微處理器上行與PC機通訊、通過數位訊號處理器DSP下行與邏輯控制模塊通訊，並採集存儲器中數據。專利摘要本實用新型公開了一種能夠快速測試印刷線路板特性阻抗的裝置。包括測試主機、探針、PC機、印表機和運行於PC機上的分析軟體。所述測試主機包括脈衝發生電路、脈衝接收電路、同軸開關、信號採集模塊、邏輯控制模塊和CPU處理模塊。所述裝置採用智能化和自動化設計，結合所述測試方法，用戶只需對PC機進行簡單的初始化設置就能進行自動測試、顯示結果等，簡化了人工操作步驟，降低了操作的難度。裝置中輸出端採用同軸開關進行切換，可以使用單個階躍脈衝發射和單個接收通道實現差分阻抗測試，避免了採用兩個不完全一致的階躍脈衝發生電路或兩個接收通道帶來的誤差問題，有效提高了測試精度，同時降低了外部靜電對測試主機損壞的概率。文檔編號G01R27/04GK201392368SQ200820204259公開日2010年1月27日申請日期2008年11月28日優先權日2008年11月28日發明者吳自偉,周振興,徐地華,勇曹,朱習松,前梁,梅領亮,巍王,王天輝,秦開宇,連豐慶,陳伯平,雷英俊,高天龍申請人:電子科技大學;廣東正業科技有限公司