超寬頻低相位噪聲的集成電感電容壓控振蕩器的製作方法

2023-05-23 02:58:36

專利名稱：超寬頻低相位噪聲的集成電感電容壓控振蕩器的製作方法
技術領域：
本發明屬於無線通信系統射頻前端(Radio-Frequency Front-End)技術領域，特 別涉及用於無線通信系統前端的壓控振蕩器的結構設計。
背景技術：
近幾年，隨著無線通信市場的繁榮，射頻集成電路(RFIC)得到迅速發展。這些無 線應用主要包括行動電話，全球定位系統(GPS)，藍牙(Bluetooth)、無線區域網(WLAN)以 及移動電視等。在這些應用系統中，射頻電路是整個收發系統設計的關鍵所在，所以多年來 備受關注。在整個無線通信系統中，壓控振蕩器(VC0)作為一種輸出頻率隨輸入調諧電壓變 化的振蕩器，是最基本的構成模塊，主要應用於鎖相環頻率綜合器中，能夠為發射和接收鏈 路提供上下變頻所需的本振頻率。作為系統中工作頻率最高的電路模塊，它在調諧範圍、相 位噪聲和功耗等方面的表現直接影響系統的收發質量，因此壓控振蕩器一直是RFIC設計 的一個關鍵技術。隨著各種無線通信應用的問世，單晶片內集成多種通信應用的射頻集成晶片成 了一種必然的發展趨勢。此時要求射頻壓控振蕩器在保證功耗和相位噪聲的前提下，獲 得更寬的頻率覆蓋範圍，並且能很方便的進行自定義配置以滿足不同應用的需要。這對 壓控振蕩器提出了新的挑戰。作為一個應用實例，將數位電視(CMMB、DVB-H)、無線區域網 (802. lib)和藍牙(Bluetooth)等通信應用集成在同一晶片中，要求振蕩器的調諧範圍連 續覆蓋2. 75 5. 75GHz的頻段，相位噪聲滿足在1MHz頻偏下低於-120dBc/Hz，同時功耗要 儘量小。目前的射頻壓控振蕩器主要有兩種環形振蕩器和負阻型電感電容振蕩器。環形 振蕩器由多個延時模塊反饋級聯而成，無需電感等無源元件，便於集成，且能夠實現很寬的 調諧範圍。但其噪聲性能差，限制了它在射頻通信系統中的應用。而基於負阻原理的LC振 蕩器由於其自身帶通濾波特性，非常適合有低噪聲要求的射頻前端系統。利用可變電容的 電容值可隨控制電壓改變的特性，將可變電容與電感構成諧振迴路即可獲得壓控振蕩器。 由於可變電容中可以改變的電容值有限，壓控振蕩器的調諧範圍往往因而受限。為了達到 寬範圍調諧的目的，壓控振蕩器可採用可變電容與開關電容陣列結合的結構。然而開關電 容過多不僅會顯著增加設計複雜度，工藝偏差和過多的寄生效益也會抵消部分開關電容帶 來的好處。同時諧振迴路上並聯過多的開關電容還會顯著降低迴路的品質因子，導致振蕩 輸出相位噪聲惡化，功耗增加，起振時間也會延長，很難滿足前面所述的多標準多頻段單芯 片集成系統的要求。

發明內容
(一)要解決的技術問題本發明的目的是為了克服已有技術的不足，提出了一種超寬頻低相位噪聲的集成電感電容壓控振蕩器，具有在滿足較低相位噪聲指標的同時，能夠同時滿足寬的調諧範圍 和低的功耗等指標要求，適合集成多功能的射頻系統的應用。( 二 )技術方案為達到上述目的，本發明提供了一種集成電感電容壓控振蕩器，包括四個可編程的負阻型LC振蕩核心電路；一個與該四個可編程的負阻型LC振蕩核心電路相連接的公共輸出級；以及一個電流大小可編程的偏置模塊，該偏置模塊通過受控開關連接於該四個可編程 的負阻型LC振蕩核心電路。上述方案中，該四個可編程的負阻型LC振蕩核心電路結構相同，每個振蕩核心電 路均包括LC諧振迴路、負阻發生器、輸出電路和其它輔助電路。上述方案中，所述LC諧振迴路由差分電感L、二極體型可變電容對第一電容D1和 第二電容D2，開關電容對第一電容C1和第二電容C2以及第三電容C3和第四電容C4構成， 其連接關係為第一電容D1的正極、第一電容C1的正極、第三電容C3的正極與差分電感 L的左端相連接，構成諧振迴路的左端；第二電容D2的正極、第二電容C2的正極、第四電容 C4的正極與差分電感L的右端相連接，構成諧振迴路的右端，差分電感L的中間端接地；第 一電容D1的負極、第二電容D2的負極與調諧電壓輸入端Vtime相連接；第一電容C1的負 極、第三電容C3的負極分別與第一切換開關S1、第二切換開關S2的正端相連接，第二電容 C2的負極、第四電容C4的負極分別與第一切換開關S1、第二切換開關S2的負端相連接。上述方案中，所述差分電感L的線圈的一半與另一半相互交錯在一起，有一個抽 頭從中間引出。上述方案中，所述第一切換開關S1、第二切換開關S2結構相同，由第一 nmos管 MN1、第二 nmos管MN2和第三nmos管MN3構成，其連接關係為第一 nmos管MN1、第二 nmos 管麗2和第三nmos管麗3的柵極與切換控制電壓Vc相連接，第二 nmos管麗2和第三nmos 管麗3的源極接地，第二 nmos管麗2的漏極和第一 nmos管麗1的漏極相連接，第三nmos 管麗3的漏極和第一 nmos管麗1的源極相連接，第一 nmos管麗1的漏極和源極分別對應 開關的正端⑴和負端㈠。上述方案中，所述負阻發生器由第一 pmos管MP1和第二 pmos管MP2構成，第一 pmos管MP1的漏極和第二 pmos管MP2的柵極與諧振迴路左端相連接，第二 pmos管MP2的 漏極和第一 pmos管MP1的柵極與諧振迴路右端相連接，第一 pmos管MP1和第二 pmos管 MP2的源極與CMOS開關K的負端相連接。上述方案中，所述輸出電路由第五電容C5和第六電容C6，第零三極體Q0、第一三 極管Q1和第二三極體Q2以及電阻RE0構成，所述LC諧振迴路的左端信號通過第五電容C5 耦合到第一三極體Q1的基極，所述LC諧振迴路的右端信號通過第六電容C6耦合到第二三 極管Q2的基極，第一三極體Q1和第二三極體Q2構成差分對；第一三極體Q1和第二三極體 Q2的集電極接後面的公共輸出級，發射極與第零三極體Q0的集電極相連接，第零三極體Q0 的發射極通過電阻RE0接地，第零三極體Q0的基極接外部偏置電壓Vbias。上述方案中，所述偏置模塊包括基準源和鏡像電路兩部分；鏡像電路由第零pmos 管M0、第一 pmos管Ml、第二 pmos管M2和第三pmos管M3，以及第一 CMOS開關K1、第二 CMOS 開關K2和第三CMOS開關K3構成；其連接關係為第零pmos管M0、第一 pmos管Ml、第二pmos管M2和第三pmos管M3的源極與電源VCC相連接，第零pmos管M0的柵極和漏極與基 準源輸出端相連接，第一 pmos管Ml、第二 pmos管M2和第三pmos管M3的柵極與第零pmos 管M0的柵極相連接，第一 pmos管Ml、第二 pmos管M2和第三pmos管M3的漏極分別與第一 CMOS開關K1、第二 CMOS開關K2和第三CMOS開關K3的正端相連接，第一 CMOS開關K1、第 二 CMOS開關K2和第三CMOS開關K3的負端與偏置電流Is的輸出端相連接；第一 pmos管 Ml、第二 pmos管M2和第三pmos管M3的尺寸依次倍增，對第零pmos管M0的鏡像電流也依 次倍增。 上述方案中，所述基準源由第零零三極體Q00、第零一三極體Q01和第零二三極體 Q02，第零電阻R0、第一電阻R1、第三電阻RE1和第四電阻RE2，電容C以及二極體D構成； 其連接關係為第零零三極體Q00的基極和第零一三極體Q01的集電極通過第零電阻R0與 電源VCC相連接，第零零三極體Q00的集電極與電源VCC相連接，第零一三極體Q01的發射 極與二極體D的正端相連接，二極體D的負端通過第三電阻RE1與地相連接；第零零三極體 Q00的發射極和第零一三極體Q01的基極通過第一電阻R1與第零二三極體Q02的基極相連 接；第零二三極體Q02的發射極通過第四電阻RE2與地相連接，第零二三極體Q02的集電極 與基準電流輸出端相連接；電容C連於第零二三極體Q02的基極和地之間。
上述方案中，所述輸出級由第十三極體Q10和第十一三極體Q11，第零感應電子電 阻RL0和第一感應電子電阻RL1，以及一個推輓輸出電路構成；其連接關係為第十三極體 Q10和第十一三極體Ql 1的發射極與輸入Vin相連接，第十三極體Q10和第十一三極體Ql 1 的集電極分別通過第零感應電子電阻RL0和第一感應電子電阻RL1與電源VCC相連接；推 輓輸出電路的輸入端分別與第十三極體Q10和第十一三極體Q11的集電極相連接。上述方案中，所述推輓輸出電路由第三三極體Q3、第四三極體Q4、第五三極體Q5、 第六三極體Q6、第七三極體Q7、第八三極體Q8、第九三極體Q9、第十二三極體Q12和第 十三三極體Q13，第五電阻RE3、第六電阻RE4和第七電阻RE5構成；其連接關係為第六三 極管Q6和第十二三極體Q12的基極與輸出級中第十三極體Q10的集電極相連接，第六三極 管Q6和第十二三極體Q12的集電極與電源VCC相連接，第六三極體Q6的發射極和第三三 極管Q3的集電極與第九三極體Q9的基極相連接；同理，差分電路的另一路中，第七三極體 Q7和第十三三極體Q13的基極與輸出級中第十一三極體Q11的集電極相連接，第七三極體 Q7和第十三三極體Q13的集電極與電源VCC相連接，第七三極體Q7的發射極和第四三極 管Q4的集電極與第八三極體Q8的基極相連接；第八三極體Q8和第九三極體Q9的發射極 與第五三極體Q5的集電極相連接；Q3、Q4和Q5的基極與偏置電壓Vias相連接，第三三極 管Q3、第四三極體Q4和第五三極體Q5的發射極分別通過電阻第五電阻RE3、第六電阻RE4 和第七電阻RE5與地相連接；第八三極體Q8和第九三極體Q9的集電極分別與第十二三極 管Q12和第十三三極體Q13的發射極相連接，再和兩個輸出端相連接。(三)有益效果本發明的這種改進的集成電感電容壓控振蕩器的設計方案與普通的設計方案相 比具有以下幾個顯著特點1、振蕩模塊包含四個振蕩核心，每個振蕩核心能獲得四個調諧頻段，能夠獲得很 寬的調諧範圍，並且可以通過設置受控開關隨意選擇。2、偏置模塊採用了可編程的鏡像電路，能夠對輸出偏置電流大小進行等差編程控
3、基準源米用了低噪聲的結構，能夠減少偏置電流對振蕩相位噪聲的影響。
4、輸出級中採用了推挽(Push-Pull)輸出電路，提高了輸出的驅動能力。


圖1為本發明提供的集成電感電容壓控振蕩器的結構示意圖。圖2為振蕩核心電路的拓撲示意圖。圖3為基準源的拓撲示意圖。圖4為輸出級的拓撲示意圖。
具體實施例方式為使本發明的目的、技術方案和優點更加清楚明白，以下結合具體實施例，並參照 附圖，對本發明進一步詳細說明。如圖1所示，本發明提出的集成電感電容壓控振蕩器包括四個可編程的負阻型 LC振蕩核心電路，一個與該四個可編程的負阻型LC振蕩核心電路相連接的公共輸出級；以 及一個電流大小可編程的偏置模塊，該偏置模塊通過受控開關連接於該四個可編程的負阻 型LC振蕩核心電路。該四個可編程的負阻型LC振蕩核心電路結構相同，如圖2所示，每個振蕩核心電 路均包括LC諧振迴路、負阻發生器、輸出電路和其它輔助電路。所述LC諧振迴路由差分電感L、二極體型可變電容對第一電容D1和第二電容D2， 開關電容對第一電容C1和第二電容C2以及第三電容C3和第四電容C4構成，其連接關係 為第一電容D1的正極、第一電容C1的正極、第三電容C3的正極與差分電感L的左端相連 接，構成諧振迴路的左端；第二電容D2的正極、第二電容C2的正極、第四電容C4的正極與 差分電感L的右端相連接，構成諧振迴路的右端，差分電感L的中間端接地；第一電容D1的 負極、第二電容D2的負極與調諧電壓輸入端Vtime相連接；第一電容C1的負極、第三電容 C3的負極分別與第一切換開關S1、第二切換開關S2的正端相連接，第二電容C2的負極、第 四電容C4的負極分別與第一切換開關S1、第二切換開關S2的負端相連接。差分電感L的線圈的一半與另一半相互交錯在一起，有一個抽頭從中間引出。第 一切換開關S1、第二切換開關S2結構相同，由第一 nmos管麗1、第二 nmos管麗2和第三 nmos管MN3構成，其連接關係為第一 nmos管MN1、第二 nmos管MN2和第三nmos管MN3 的柵極與切換控制電壓Vc相連接，第二 nmos管麗2和第三nmos管麗3的源極接地，第二 nmos管麗2的漏極和第一 nmos管麗1的漏極相連接，第三nmos管麗3的漏極和第一 nmos 管麗1的源極相連接，第一 nmos管麗1的漏極和源極分別對應開關的正端(+)和負端(_)。負阻發生器由第一 pmos管MP1和第二 pmos管MP2構成，第一 pmos管MP1的漏極 和第二 pmos管MP2的柵極與諧振迴路左端相連接，第二 pmos管MP2的漏極和第一 pmos管 MP1的柵極與諧振迴路右端相連接，第一 pmos管MP1和第二 pmos管MP2的源極與CMOS開 關K的負端相連接。輸出電路由第五電容C5和第六電容C6，第零三極體Q0、第一三極體Q1和第二三 極管Q2以及電阻RE0構成，所述LC諧振迴路的左端信號通過第五電容C5耦合到第一三極體Q1的基極，所述LC諧振迴路的右端信號通過第六電容C6耦合到第二三極體Q2的基極， 第一三極體Q1和第二三極體Q2構成差分對；第一三極體Q1和第二三極體Q2的集電極接 後面的公共輸出級，發射極與第零三極體Q0的集電極相連接，第零三極體Q0的發射極通過 電阻RE0接地，第零三極體Q0的基極接外部偏置電壓Vbias。LC振蕩核心電路採用的是負阻型LC振蕩器結構，其中，第一 pmos管MP1和第二 pmos管MP2交叉相連接構成負阻發生器；差分電感L，二極體型可變電容對第一電容D1和 第二電容D2，開關電容對第一電容C1、第二電容C2和第三電容C3、第四電容C4構成諧振回 路，用於生成振蕩信號，第三電容C3、第四電容C4的電容值為第一電容C1、第二電容C2的 兩倍；第一切換開關S1、第二切換開關S2對開關電容的導通實施切換；CMOS開關對偏置電 流Is進行通斷控制；第零電容CO對偏置電流進行濾波；第五電容C5、第六電容C6將振蕩 信號耦合到差分輸出對。第零三極體Q0、第一三極體Q1、第二三極體Q2和電阻RE0構成差 分輸出對將振蕩信號輸出。與普通的壓控振蕩器不同的是，差分電感提高了迴路的品質因 子並減小了版圖面積，兩組開關電容使振蕩核心電路有四個連續可調的調諧頻段。偏置模塊包括基準源和鏡像電路兩部分。鏡像電路由第零pmos管M0、第一 pmos 管Ml、第二 pmos管M2和第三pmos管M3，以及第一 CMOS開關K1、第二 CMOS開關K2和第 三CMOS開關K3構成；其連接關係為第零pmos管M0、第一 pmos管Ml、第二 pmos管M2和 第三pmos管M3的源極與電源VCC相連接，第零pmos管M0的柵極和漏極與基準源輸出端 相連接，第一 pmos管Ml、第二 pmos管M2和第三pmos管M3的柵極與第零pmos管M0的柵 極相連接，第一 pmos管Ml、第二 pmos管M2和第三pmos管M3的漏極分別與第一 CMOS開 關K1、第二 CMOS開關K2和第三CMOS開關K3的正端相連接，第一 CMOS開關K1、第二 CMOS 開關K2和第三CMOS開關K3的負端與偏置電流Is的輸出端相連接；第一 pmos管Ml、第二 pmos管M2和第三pmos管M3的尺寸依次倍增，對第零pmos管M0的鏡像電流也依次倍增。基準源由第零零三極體Q00、第零一三極體Q01和第零二三極體Q02，第零電阻R0、 第一電阻R1、第三電阻RE1和第四電阻RE2，電容C以及二極體D構成；其連接關係為第 零零三極體Q00的基極和第零一三極體Q01的集電極通過第零電阻R0與電源VCC相連接， 第零零三極體Q00的集電極與電源VCC相連接，第零一三極體Q01的發射極與二極體D的 正端相連接，二極體D的負端通過第三電阻RE1與地相連接；第零零三極體Q00的發射極和 第零一三極體Q01的基極通過第一電阻R1與第零二三極體Q02的基極相連接；第零二三極 管Q02的發射極通過第四電阻RE2與地相連接，第零二三極體Q02的集電極與基準電流輸 出端相連接；電容C連於第零二三極體Q02的基極和地之間。基準源中電阻R0產生初始電流10，二極體D對電流10進行溫度補償，三極體Q00、 Q0UQ02和電阻RE1、RE2構成電流鏡對10鏡像得到基準電流輸出lout。鏡像電路中pmos 管Ml、M2和M3對M0鏡像分別得到三個大小成比例關係的鏡像電流，輸出偏置電流由這三 個鏡像電流編程獲得。本發明所用的基準源保證了偏置電流中的噪聲較低，三個可編程的 鏡像電流使偏置電流的大小可靈活控制，以滿足不同工作狀態的需要。輸出級由第十三極體Q10和第i^一三極體Ql 1，第零感應電子電阻RL0和第一感應 電子電阻RL1，以及一個推輓輸出電路構成；其連接關係為第十三極體Q10和第十一三極 管Q11的發射極與輸入Vin相連接，第十三極體Q10和第十一三極體Q11的集電極分別通 過第零感應電子電阻RL0和第一感應電子電阻RL1與電源VCC相連接；推輓輸出電路的輸入端分別與第十三極體Q10和第十一三極體Q11的集電極相連接。推輓輸出電路由第三三極體Q3、第四三極體Q4、第五三極體Q5、第六三極體Q6、第 七三極體Q7、第八三極體Q8、第九三極體Q9、第十二三極體Q12和第十三三極體Q13，第五 電阻RE3、第六電阻RE4和第七電阻RE5構成；其連接關係為第六三極體Q6和第十二三極 管Q12的基極與輸出級中第十三極體Q10的集電極相連接，第六三極體Q6和第十二三極 管Q12的集電極與電源VCC相連接，第六三極體Q6的發射極和第三三極體Q3的集電極與 第九三極體Q9的基極相連接；同理，差分電路的另一路中，第七三極體Q7和第十三三極體 Q13的基極與輸出級中第十一三極體Q11的集電極相連接，第七三極體Q7和第十三三極體 Q13的集電極與電源VCC相連接，第七三極體Q7的發射極和第四三極體Q4的集電極與第 八三極體Q8的基極相連接；第八三極體Q8和第九三極體Q9的發射極與第五三極體Q5的 集電極相連接；Q3、Q4和Q5的基極與偏置電壓Vias相連接，第三三極體Q3、第四三極體Q4 和第五三極體Q5的發射極分別通過電阻第五電阻RE3、第六電阻RE4和第七電阻RE5與地 相連接；第八三極體Q8和第九三極體Q9的集電極分別與第十二三極體Q12和第十三三極 管Q13的發射極相連接，再和兩個輸出端相連接。輸出級中Q10、RL0和Q11、RL1分別與前級振蕩核心電路輸出端的Q1和Q2構成共 射共基放大器，不僅得到很高的放大增益，高頻下的頻率響應也比其它放大電路好。放大後 的振蕩信號經過一個推挽(Push-Pull)輸出電路最終輸出。推輓輸出電路中由於每個輸出 端都有一個大的推電流和反相端的挽電流對負載進行驅動，因此即使在負載較重時本發明 的壓控振蕩器仍能很好的工作。通過正確設置各器件的尺寸大小，以及添加合適的偏置電路，本發明的壓控振蕩 器，可以實現調諧範圍連續覆蓋2. 75 5. 75GHz的超寬頻段，同時達到輸出相位噪聲在 1MHz頻偏下低於-120dBc/Hz的指標要求。以上所述的具體實施例，對本發明的目的、技術方案和有益效果進行了進一步詳 細說明，所應理解的是，以上所述僅為本發明的具體實施例而已，並不用於限制本發明，凡 在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明的保 護範圍之內。
9
權利要求
一種集成電感電容壓控振蕩器，其特徵在於，包括四個可編程的負阻型LC振蕩核心電路；一個與該四個可編程的負阻型LC振蕩核心電路相連接的公共輸出級；以及一個電流大小可編程的偏置模塊，該偏置模塊通過受控開關連接於該四個可編程的負阻型LC振蕩核心電路。
2.根據權利要求1所述的集成電感電容壓控振蕩器，其特徵在於，該四個可編程的負 阻型LC振蕩核心電路結構相同，每個振蕩核心電路均包括LC諧振迴路、負阻發生器、輸出 電路和其它輔助電路。
3.根據權利要求2所述的集成電感電容壓控振蕩器，其特徵在於，所述LC諧振迴路由 差分電感L、二極體型可變電容對第一電容D1和第二電容D2，開關電容對第一電容C1和第 二電容C2以及第三電容C3和第四電容C4構成，其連接關係為第一電容D1的正極、第一 電容C 1的正極、第三電容C3的正極與差分電感L的左端相連接，構成諧振迴路的左端；第 二電容D2的正極、第二電容C2的正極、第四電容C4的正極與差分電感L的右端相連接，構 成諧振迴路的右端，差分電感L的中間端接地；第一電容D1的負極、第二電容D2的負極與 調諧電壓輸入端Vtime相連接；第一電容C1的負極、第三電容C3的負極分別與第一切換 開關S1、第二切換開關S2的正端相連接，第二電容C2的負極、第四電容C4的負極分別與第 一切換開關S1、第二切換開關S2的負端相連接。
4.根據權利要求3所述的集成電感電容壓控振蕩器，其特徵在於，所述差分電感L的線 圈的一半與另一半相互交錯在一起，有一個抽頭從中間引出。
5.根據權利要求3所述的集成電感電容壓控振蕩器，其特徵在於，所述第一切換開關 S1、第二切換開關S2結構相同，由第一 nmos管MN1、第二 nmos管MN2和第三nmos管MN3構 成，其連接關係為第一 nmos管麗1、第二 nmos管麗2和第三nmos管麗3的柵極與切換控 制電壓Vc相連接，第二 nmos管MN2和第三nmos管MN3的源極接地，第二 nmos管MN2的漏 極和第一 nmos管麗1的漏極相連接，第三nmos管麗3的漏極和第一 nmos管麗1的源極相 連接，第一 nmos管麗1的漏極和源極分別對應開關的正端(+)和負端(_)。
6.根據權利要求2所述的集成電感電容壓控振蕩器，其特徵在於，所述負阻發生器由 第一 pmos管MP1和第二 pmos管MP2構成，第一 pmos管MP1的漏極和第二 pmos管MP2的 柵極與諧振迴路左端相連接，第二 pmos管MP2的漏極和第一 pmos管MP1的柵極與諧振回 路右端相連接，第一 pmos管MP1和第二 pmos管MP2的源極與CMOS開關K的負端相連接。
7.根據權利要求2所述的集成電感電容壓控振蕩器，其特徵在於，所述輸出電路由第 五電容C5和第六電容C6，第零三極體Q0、第一三極體Q1和第二三極體Q2以及電阻RE0構 成，所述LC諧振迴路的左端信號通過第五電容C5耦合到第一三極體Q 1的基極，所述LC諧 振迴路的右端信號通過第六電容C6耦合到第二三極體Q2的基極，第一三極體Q1和第二三 極管Q2構成差分對；第一三極體Q1和第二三極體Q2的集電極接後面的公共輸出級，發射 極與第零三極體Q0的集電極相連接，第零三極體Q0的發射極通過電阻RE0接地，第零三極 管Q0的基極接外部偏置電壓Vbias。
8.根據權利要求1所述的集成電感電容壓控振蕩器，其特徵在於，所述偏置模塊包括 基準源和鏡像電路兩部分；鏡像電路由第零pmos管M0、第一 pmos管Ml、第二 pmos管M2和 第三pmos管M3，以及第一 CMOS開關K1、第二 CMOS開關K2和第三CMOS開關K3構成；其連接關係為第零pmos管M0、第一 pmos管Ml、第二 pmos管M2和第三pmos管M3的源極與電 源VCC相連接，第零pmos管M0的柵極和漏極與基準源輸出端相連接，第一 pmos管Ml、第 二 pmos管M2和第三pmos管M3的柵極與第零pmos管M0的柵極相連接，第一 pmos管Ml、 第二 pmos管M2和第三pmos管M3的漏極分別與第一 CMOS開關K1、第二 CMOS開關K2和第 三CMOS開關K3的正端相連接，第一 CMOS開關K1、第二 CMOS開關K2和第三CMOS開關K3 的負端與偏置電流Is的輸出端相連接；第一 pmos管Ml、第二 pmos管M2和第三pmos管M3 的尺寸依次倍增，對第零pmos管M0的鏡像電流也依次倍增。
9.根據權利要求8所述的集成電感電容壓控振蕩器，其特徵在於，所述基準源由第零 零三極體Q00、第零一三極體Q01和第零二三極體Q02，第零電阻R0、第一電阻R1、第三電阻 RE1和第四電阻RE2，電容C以及二極體D構成；其連接關係為第零零三極體Q00的基極和 第零一三極體Q01的集電極通過第零電阻R0與電源VCC相連接，第零零三極體Q00的集電 極與電源VCC相連接，第零一三極體Q01的發射極與二極體D的正端相連接，二極體D的負 端通過第三電阻RE1與地相連接；第零零三極體Q00的發射極和第零一三極體Q01的基極 通過第一電阻R1與第零二三極體Q02的基極相連接；第零二三極體Q02的發射極通過第四 電阻RE2與地相連接，第零二三極體Q02的集電極與基準電流輸出端相連接；電容C連於第 零二三極體Q02的基極和地之間。
10.根據權利要求1所述的集成電感電容壓控振蕩器，其特徵在於，所述輸出級由第 十三極體Q10和第十一三極體Q11，第零感應電子電阻RL0和第一感應電子電阻RL1，以及 一個推輓輸出電路構成；其連接關係為第十三極體Q10和第十一三極體Q11的發射極與 輸入Vin相連接，第十三極體Q10和第十一三極體Q11的集電極分別通過第零感應電子電 阻RL0和第一感應電子電阻RL1與電源VCC相連接；推輓輸出電路的輸入端分別與第十三 極管Q10和第十一三極體Q11的集電極相連接。
11.根據權利要求10所述的集成電感電容壓控振蕩器，其特徵在於，所述推輓輸出電 路由第三三極體Q3、第四三極體Q4、第五三極體Q5、第六三極體Q6、第七三極體Q7、第八三 極管Q8、第九三極體Q9、第十二三極體Q12和第十三三極體Q13，第五電阻RE3、第六電阻 RE4和第七電阻RE5構成；其連接關係為第六三極體Q6和第十二三極體Q12的基極與輸 出級中第十三極體Q10的集電極相連接，第六三極體Q6和第十二三極體Q12的集電極與電 源VCC相連接，第六三極體Q6的發射極和第三三極體Q3的集電極與第九三極體Q9的基極 相連接；同理，差分電路的另一路中，第七三極體Q7和第十三三極體Q13的基極與輸出級 中第十一三極體Q11的集電極相連接，第七三極體Q7和第十三三極體Q13的集電極與電源 VCC相連接，第七三極體Q7的發射極和第四三極體Q4的集電極與第八三極體Q8的基極相 連接；第八三極體Q8和第九三極體Q9的發射極與第五三極體Q5的集電極相連接；Q3、Q4 和Q5的基極與偏置電壓Vias相連接，第三三極體Q3、第四三極體Q4和第五三極體Q5的 發射極分別通過電阻第五電阻RE3、第六電阻RE4和第七電阻RE5與地相連接；第八三極體 Q8和第九三極體Q9的集電極分別與第十二三極體Q12和第十三三極體Q13的發射極相連 接，再和兩個輸出端相連接。
全文摘要
本發明公開了一種集成電感電容壓控振蕩器，包括四個可編程的負阻型LC振蕩核心電路；一個與該四個可編程的負阻型LC振蕩核心電路相連接的公共輸出級；以及一個電流大小可編程的偏置模塊，該偏置模塊通過受控開關連接於該四個可編程的負阻型LC振蕩核心電路。本發明的集成電感電容壓控振蕩器與普通壓控振蕩器相比，在調諧範圍、相位噪聲等方面具有明顯的優勢。本發明特別適用於高要求的多標準多頻段射頻無線通信系統。
文檔編號H03B5/12GK101867345SQ200910081988
公開日2010年10月20日 申請日期2009年4月15日 優先權日2009年4月15日
發明者蘭曉明, 石寅, 顏峻 申請人:中國科學院半導體研究所