集成電路晶片封裝及其封裝方法
2023-04-23 21:53:51
專利名稱：集成電路晶片封裝及其封裝方法
技術領域：
本發明是有關於一種集成電路裝置的封裝方法，特別是有關於一種不會造成晶粒(die)角落剝離的集成電路裝置的封裝方法。
背景技術：
在集成電路裝置的組裝中，超級球柵陣列(super ball gridarray，SBGA)技術已廣泛應用於電子封裝並將其安裝於內連線基板上，例如轉接板(interposer)或印刷電路板(PCB)。舉例而言，圖1A及圖1B是分別繪示出超級球柵陣列(SBGA)基板10的上視圖及剖面圖。集成電路晶片(chip)12是安裝於SBGA基板10上。現在，利用一液態樹脂封裝該晶片12以保護該晶片。此對於昂貴的低介電常數材料晶圓而言格外重要。舉例而言，低介電常數的晶圓具有比氟矽玻璃(fluorinated silicate glass，FSG)更脆的介電材料。
高黏度材料是供作一圍堰14之用。接著封膠材料是局限於圍堰14所環繞的區域之內，如圖2A及圖2B的標號16所示。此封膠材料的黏度低於圍堰材料。然而，於熱循環測試中，顯示出液態的封膠材料因封膠層收縮而於晶粒(die)角落發生剝離。高總體應力(global stress)出現於晶粒角落處。此乃晶粒的熱膨脹係數與封膠材料之間失配(mismatch)所導致而成。
請參照圖3，其為晶片12的放大圖，並顯示出封膠材料16於固化期間發生收縮22的情形。層18是表示有效(active)金屬電路層。封膠材料是從基底的表面剝離，如標號20所示。為了增加SBGA組裝的可靠度及良率，必須尋求一種可防止晶粒角落發生剝離的方法。
DiStefano於美國專利第6,127,724號以及Shim等人於美國專利第6,020,218號揭示出傳統的封膠方法。Farnsworth於美國專利第6,537,482號揭示一種以樹脂封裝晶粒的方法。這些參考文獻並未揭示防止晶粒角落發生剝離的方法。
發明內容
有鑑於此，本發明的目的在於提供一種有效的且可製造的集成電路晶片封裝製程。
本發明的另一目的在於提供一種集成電路晶片封裝方法，適用於超級球柵陣列(SBGA)封裝。
又本發明的另一目的在於提供一種集成電路晶片封裝方法，以防止晶粒角落發生剝離。
本發明的又一目的在於提供一種集成電路晶片封裝方法，其於填入封膠材料之前，先採用低熱膨脹係數材料來覆蓋晶粒角落。
根據上述的目的，本發明提供一種集成電路晶片封裝方法，提供一基板；將一集成電路晶片附著於一基板上；形成一圍堰，以圍繞集成電路晶片；在集成電路晶片的所有角落覆蓋一應力緩衝材料；在集成電路晶片及圍堰內部的整個基板上塗覆一封膠材料，其中封膠材料覆蓋應力緩衝材料且應力緩衝材料是防止集成電路晶片的角落的封膠材料發生剝離。
本發明所述的集成電路晶片的封裝方法，該集成電路晶片是藉由一超級球柵陣列而附著於該基板上。
本發明所述的集成電路晶片的封裝方法，該封膠材料是覆蓋該應力緩衝材料，且該應力緩衝材料是防止該集成電路晶片的該角落的封膠材料發生剝離。
本發明所述的集成電路晶片的封裝方法，該應力緩衝材料是擇自於還氧化物及樹脂的任一種。
本發明所述的集成電路晶片的封裝方法，該應力緩衝材料是一低熱膨脹係數材料。
本發明另提供一種集成電路晶片封裝，所述集成電路晶片封裝包括一集成電路晶片，附著於一基板上；一圍堰，圍繞該集成電路晶片；一應力緩衝材料，覆蓋該集成電路晶片的至少一角落；以及一封膠材料，覆蓋該集成電路晶片及該圍堰內部的該整個基板。
本發明所述的集成電路晶片封裝，該集成電路晶片是藉由一超級球柵陣列而附著於該基板上。
本發明所述的集成電路晶片封裝，該封膠材料是覆蓋該應力緩衝材料，且該應力緩衝材料是防止該集成電路晶片的該角落的封膠材料發生剝離。
本發明所述的集成電路晶片封裝，該應力緩衝材料是擇自於還氧化物及樹脂的任一種。
本發明所述的集成電路晶片封裝，該應力緩衝材料是一低熱膨脹係數材料。
圖1A及圖2A是繪示出習知集成電路晶片組裝的上視圖；圖1B是繪示出圖1A的剖面示意圖；圖2B是繪示出圖2A的剖面示意圖；圖3是繪示出習知技術中發生剝離的剖面放大圖；圖4A及圖5A是繪示出本發明實施例的集成電路晶片組裝的上視圖；圖4B是繪示出圖4A的剖面示意圖；圖5B是繪示出圖5A的剖面示意圖；圖6是繪示出本發明實施例的晶粒角落的斜視圖；
圖7是繪示出本發明實施例的晶片封裝的剖面放大圖。
具體實施例方式
本發明提供一種集成電路晶片封裝方法，其可防止角落剝離。此處以超級球柵陣列(SBGA)基板作為一範例，用以解釋本發明的製程方法。然而，熟習此技藝的人士可輕易了解到本發明的製程方法對於其它類似的基板而言同樣有幫助。
請參照圖4A及圖4B，其繪示出一SBGA基板10。一集成電路晶片12是安裝於SBGA基板10上。提供一高黏度材料作為一圍堰14。此材料可以是環氧化物。現在，於本發明的關鍵步驟中，高黏度、低熱膨脹係數(CTE)材料30是塗覆於晶片12的晶粒角落。此材料同樣可為環氧化物。因為晶粒與材料30的CTE小，所以兩者之間的CTE失配(mismatch)低。同樣地，晶粒與材料30之間接觸面積小。前塗覆材料30將晶粒角落處的總體應力(global stress)降低成小的局部應力(local stress)。
現在，封膠材料是局限於圍堰14所圍繞的區域之內，如圖5A及圖5B的標號32所示。此封膠材料可為環氧化物或樹脂。晶粒角落處的材料30是於熱製程期間供作應力緩衝之用，以防止晶粒角落處的封膠材料發生剝離。
請參照圖6，其繪示出晶粒角落的斜視圖。材料30是覆蓋在晶粒角落處。請參照圖7，其為晶片12的剖面放大圖，並顯示出有效金屬電路層33，且此應力緩衝材料層30是覆蓋在晶粒角落處。而封膠材料32是覆蓋整個晶粒。
本發明的製程方法是藉由在封膠製程之前，以一應力緩衝材料覆蓋晶粒角落，進而防止晶粒角落處的封膠材料發生剝離。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明的精神和範圍內，當可作更動與潤飾，因此本發明的保護範圍當以本申請的權利要求書所界定的範圍為準。
附圖中符號的簡單說明如下10～超級球柵陣列基板12～晶片14～圍堰16、32～封膠材料18、33～有效金屬電路層20～剝離22～收縮30～應力緩衝材料
權利要求
1.一種集成電路晶片的封裝方法，其特徵在於所述集成電路晶片的封裝方法包括提供一基板；將該集成電路晶片附著於該基板上；形成一圍堰，以圍繞該集成電路晶片；在該集成電路晶片的至少一角落覆蓋一應力緩衝材料；以及在該集成電路晶片及該圍堰內部的該整個基板上覆蓋一封膠材料。
2.根據權利要求1所述的集成電路晶片的封裝方法，其特徵在於該集成電路晶片是藉由一超級球柵陣列而附著於該基板上。
3.根據權利要求1所述的集成電路晶片的封裝方法，其特徵在於該封膠材料是覆蓋該應力緩衝材料，且該應力緩衝材料是防止該集成電路晶片的該角落的封膠材料發生剝離。
4.根據權利要求1所述的集成電路晶片的封裝方法，其特徵在於該應力緩衝材料是擇自於還氧化物及樹脂的任一種。
5.根據權利要求1所述的集成電路晶片的封裝方法，其特徵在於該應力緩衝材料是一低熱膨脹係數材料。
6.一種集成電路晶片封裝，其特徵在於所述集成電路晶片封裝包括一集成電路晶片，附著於一基板上；一圍堰，圍繞該集成電路晶片；一應力緩衝材料，覆蓋該集成電路晶片的至少一角落；以及一封膠材料，覆蓋該集成電路晶片及該圍堰內部的該整個基板。
7.根據權利要求6所述的集成電路晶片封裝，其特徵在於該集成電路晶片是藉由一超級球柵陣列而附著於該基板上。
8.根據權利要求6所述的集成電路晶片封裝，其特徵在於該封膠材料是覆蓋該應力緩衝材料，且該應力緩衝材料是防止該集成電路晶片的該角落的封膠材料發生剝離。
9.根據權利要求6所述的集成電路晶片封裝，其特徵在於該應力緩衝材料是擇自於還氧化物及樹脂的任一種。
10.根據權利要求6所述的集成電路晶片封裝，其特徵在於該應力緩衝材料是一低熱膨脹係數材料。
全文摘要
本發明揭示一種集成電路晶片封裝及其封裝方法。所述集成電路晶片的封裝方法是將一集成電路晶片附著於一基板上；形成一圍堰，以圍繞集成電路晶片；在集成電路晶片的至少一角落覆蓋一應力緩衝材料；在集成電路晶片及圍堰內部的整個基板上塗覆一封膠材料。其中封膠材料覆蓋應力緩衝材料且應力緩衝材料是防止集成電路晶片的角落的封膠材料發生剝離。
文檔編號H01L21/44GK1627490SQ20041009156
公開日2005年6月15日 申請日期2004年11月19日 優先權日2003年11月20日
發明者李新輝, 曹佩華, 蘇昭源 申請人:臺灣積體電路製造股份有限公司