金屬矽化物自對準鍺矽異質結雙極電晶體及其製備方法
2023-04-25 12:01:41
專利名稱：金屬矽化物自對準鍺矽異質結雙極電晶體及其製備方法
技術領域：
本發明涉及一種金屬矽化物自對準鍺矽異質結雙極電晶體及其製備方法。
背景技術：
平面矽雙極電晶體是構建模擬集成電路的傳統器件，但由於矽材料在速度上的先天劣勢，歷史上高頻高速應用領域一直由砷化鎵等III-V族化合物半導體器件主宰。窄禁帶鍺矽合金作為基區材料引入矽雙極電晶體得到的鍺矽異質結雙極電晶體，在高頻性能上有了很大的提高，同時還保持了矽基技術成本較低的優勢，因此已經廣泛應用於射頻、微波和高速半導體器件基區集成電路領域，並部分替代了砷化鎵等化合物半導體技術。雙極電晶體的基極電阻Rb和集電極-基極電容CB。一直是制約器件高頻性能進一·步提高的主要寄生參數，其對器件高頻性能指標的影響可用如下簡化的表達式描述。Zmax= /Γ
VMRbCbc其中，fT和fmax分別表示器件的截止頻率和最高振蕩頻率。此外，Rb還是雙極電晶體熱噪聲的主要來源。因此，為了提高器件的高頻性能和改善器件的噪聲性能，減小Rb —直是雙極電晶體器件與工藝優化的重要任務之一。採用發射區-外基區自對準結構，即保證器件重摻雜外基區與發射區的間距不取決於而且一般來說遠小於光刻允許的最小線寬或最小套刻間距，是減小Rb的有效途徑之
O對於通過外延方式生長鍺矽基區的異質結雙極電晶體，自對準抬升外基區的器件結構滿足了較厚的重摻雜外基區與發射區相對位置的自對準要求，因而成為當今高性能自對準鍺矽異質結雙極電晶體工藝的標準器件結構。實現這種自對準抬升外基區器件結構的工藝方案大致可分為兩類。一類的特點是自對準抬升外基區形成於基區外延之後，主要是藉助平坦化工藝實現自對準結構。另一類首先澱積重摻雜的多晶抬升外基區，並利用光刻和刻蝕工藝形成發射區窗口，然後再利用選擇性外延工藝在已形成的發射區窗口內生長基區外延層並與事先形成的重摻雜外基區多晶懸臂對接。以上兩類技術方案的共同缺點是工藝都比較複雜，前者需要昂貴的專用平坦化設備及工藝，後者由於其對器件性能起決定作用的基區需要採用工藝較難控制的選擇性外延的方法來生長，從而可能引起相關的工藝質量控制問題，例如基區與預成形外基區之間通過選擇性外延生長的連接基區中有可能出現空洞等缺陷的問題。因此，到目前為止，自對準抬升外基區鍺矽異質結雙極電晶體的器件結構及其工藝實現方案仍有待改進。
發明內容
為了克服上述的缺陷，本發明提供一種工藝簡單且基極電阻Rb更小的金屬矽化物自對準鍺矽異質結雙極電晶體。為達到上述目的，一方面，本發明提供一種金屬矽化物自對準鍺矽異質結雙極電晶體，所述電晶體主要包括Si集電區、局部介質區、Si集電區和局部介質區上方的基區、基區上方的重摻雜多晶矽發射區和發射區-基區隔離介質區、重摻雜多晶矽發射區表面上的多晶矽發射區低電阻金屬矽化物層、發射區-基區隔離介質區圍成的發射區窗口下的重摻雜單晶發射區、基區表面的基區低電阻金屬矽化物層、接觸孔介質層、發射極金屬電極以及基極金屬電極；其中，所述基區由單晶錯娃基區、重慘雜單晶錯娃基區和重慘雜多晶錯娃基區組成；所述發射區-基區隔離介質區由L形氧化矽層和氮化矽內側牆構成，所述基區低電阻金屬矽化物層一直延伸至發射區-基區隔離介質區外側。另一方面，本發明提供一種金屬矽化物自對準鍺矽異質結雙極電晶體製備方法，所述方法至少包括下述步驟2. I製備第一導電類型的Si外延層，在所得Si外延層中形成局部介質區，Si外延層中未形成局部介質區的部分為Si集電區；2. 2在所得結構上製備第二導電類型的鍺矽基區，在對應Si集電區的位置形成單晶錯娃基區，在對應局部介質區的位置形成多晶錯娃基區；·2. 3澱積或濺射金屬層；2. 4澱積第一氧化矽層；2. 5有選擇性地先後去掉第一氧化娃層和金屬層的中間部分,形成第一窗口，露出單晶錯娃基區表面的中間部分；2. 6澱積第二氧化矽層；2. 7澱積氮化矽層，再利用各向異性刻蝕方法在第一窗口內邊緣形成氮化矽內側m ;2. 8去除未被氮化矽側牆覆蓋的第二氧化矽層形成L形氧化矽層，L形氧化矽層和氮化矽內側牆構成發射區-基區隔離介質區，所述發射區-基區隔離介質區圍成發射區窗口，露出單晶鍺矽基區表面的中間部分；2. 9澱積多晶矽層，並將所述多晶矽層重摻雜為第一導電類型多晶矽層；2. 10在多晶矽層上形成保護層，然後將未被保護層掩蔽的多晶矽層和第一氧化矽層刻蝕掉，形成重摻雜的第一導電類型的多晶矽發射區；2. 11在所得結構上進行第二導電類型的離子注入，在保護層的掩蔽下形成第二導電類型的重慘雜單晶錯娃基區和重慘雜多晶錯娃基區；去除保護層；2. 12澱積第三氧化矽層，然後利用各向異性刻蝕方法形成氧化矽外側牆；2. 13澱積或濺射第二金屬層；2. 14使第一金屬層分別與其所接觸的重摻雜多晶鍺矽基區、重摻雜單晶鍺矽基區和部分單晶鍺矽基區發生矽化反應得到基區低電阻金屬矽化物層；使第二金屬層與多晶矽發射區發生矽化反應生成多晶矽發射區低電阻金屬矽化物層；去除第二金屬層與氧化矽外側牆接觸的、未發生矽化反應的部分；使步驟2. 10中得到的重摻雜的第一導電類型的多晶矽發射區中的雜質通過發射區窗口向下外擴散形成第一導電類型的重摻雜單晶發射區；2. 15製備接觸孔，引出發射極金屬電極和基極金屬電極。特別是，步驟2. I中在Si外延層中製備局部介質區的方法為挖槽再填充介質材料或局部氧化。特別是，步驟2. 3中第一金屬層的材質為鈦、鈷或鎳中的一種；步驟2. 13中第二金屬層的材質為鈦、鈷或鎳中的一種。特別是,步驟2. 6中氧化娃層的厚度為5nm至50nm之間。特別是，步驟2. 7中氮化矽內側牆的形成方法是先澱積氮化矽再進行各向異性刻蝕，所述內側牆的寬度在IOnm到500nm之間。特別是，步驟2. 9中將所述多晶矽層重摻雜為第一導電類型多晶矽層的方法為在澱積多晶矽層過程中採用原位摻雜的方法，或者在澱積之後採用劑量大於IO1Vcm2的離子注入的方法；特別是，步驟2. 10中形成的保護層和在所述保護層的掩蔽下刻蝕形成的重摻雜的第一導電類型的多晶娃發射區對於第一窗口每邊的覆蓋尺寸不小於光刻最小套準尺寸。特別是，步驟2. 14中通過矽化反應形成基區低電阻金屬矽化物層和多晶矽發射·區低電阻金屬矽化物層的方法為利用一次或者多次快速熱退火工藝。特別是，步驟2. 14中重摻雜的第一導電類型的多晶矽發射區中的雜質通過發射區窗口向下外擴散形成第一導電類型的重摻雜單晶發射區的方法為利用上述形成基區低電阻金屬矽化物層和多晶矽發射區低電阻金屬矽化物層的一次或多次快速熱退火工藝，或者利用在此之前或者之後的快速熱退火或者其他熱擴散推進工藝。本發明金屬矽化物自對準鍺矽異質結雙極電晶體的基區低電阻金屬矽化物層完全覆蓋重摻雜多晶鍺矽基區表面和重摻雜單晶鍺矽基區表面以及部分覆蓋單晶鍺矽基區表面並一直延伸至發射區-基區隔離介質區外側，從而使得基區低電阻金屬矽化物層與重摻雜單晶發射區的距離為(考慮到重摻雜多晶矽發射區中雜質通過發射區窗口外擴散形成重摻雜單晶發射區過程中的雜質橫向擴散，此距離應略微小於)由L形氧化矽層和氮化矽內側牆構成的發射區-基區隔離介質區的寬度，即L形氧化矽層厚度和氮化矽內側牆寬度之和。可見，所述距離不受光刻最小套準間距尺寸的限制，而且可以通過優化工藝充分減小這一距離，即實現了自對準鍺矽異質結雙極電晶體器件結構，能夠有效減小器件的基極電阻。由於上述延伸至發射區-基區隔離介質區外側、與重摻雜單晶發射區間距足夠小的基區低電阻金屬矽化物層的薄層電阻非常小，通常遠小於重摻雜鍺矽基區的薄層電阻，所以與通常的自對準鍺矽異質結雙極電晶體相比，本發明器件可以獲得更小的基極電阻Rb，從而能夠進一步提高器件的噪聲和射頻微波功率性能。本發明金屬矽化物自對準鍺矽異質結雙極電晶體製備方法由於引入了金屬矽化物工藝來實現自對準器件結構，因而相關的器件製備工藝步驟相當簡單，可以有效降低工藝複雜度和製造成本。
圖I 圖15為本發明的工藝流程示意圖。
具體實施例方式下面結合說明書附圖和實施例對本發明做詳細描述。如圖15所示，本發明金屬矽化物自對準鍺矽異質結雙極電晶體主要包括Si集電區10、局部介質區12、Si集電區10和局部介質區12之上的基區、基區上的重摻雜多晶矽發射區29和發射區-基區隔離介質區、重摻雜多晶矽發射區29表面的多晶矽發射區低電阻金屬矽化物層36、發射區-基區隔離介質區圍成的發射區窗口下的重摻雜單晶發射區38、基區表面的基區低電阻金屬矽化物層34、接觸孔介質層40、發射極金屬電極42以及基極金屬電極44。其中，基區由單晶錯娃基區14、重慘雜單晶錯娃基區32和重慘雜多晶錯娃基區16組成；發射區-基區隔離介質區由L形氧化矽層23和氮化矽內側牆24構成。基區低電阻金屬矽化物層34 —直延伸至發射區-基區隔離介質區外側。優選結構中，基區低電阻金屬矽化物層34完全覆蓋重摻雜多晶鍺矽基區16和重摻雜單晶鍺矽基區32，局部覆蓋單晶錯娃基區14。
背景技術：
所涉及的普通非自對準器件結構中由於基區低電阻金屬矽化物層34僅僅覆蓋重慘雜多晶錯娃基區16和重慘雜單晶錯娃基區32而不超出重慘雜單晶錯娃基區32，所以基區低電阻金屬矽化物層34與重摻雜單晶發射區38的間距至少等於(考慮到形成重摻雜單晶發射區38過程中雜質的橫向擴散效應，應該略小於)L形氧化矽層23的厚度、氮化矽內側牆24的寬度和第一氧化矽層20的寬度之和。同時，重摻雜單晶鍺矽基區32與重摻雜單晶發射區38的間距等於(考慮到形成重摻雜單晶鍺矽基區32和重摻雜單晶發射區38過程中雜質橫向注入和擴散效應，應該略小於)L形氧化矽層23的厚度、氮化矽內·側牆24的寬度和第一氧化娃層20的寬度之和。因為受限於光刻條件，第一氧化娃層20的寬度不能小於最小光刻套準間距，所以，無論是基區低電阻金屬矽化物層34，還是重摻雜單晶鍺矽基區32，與重摻雜單晶發射區38的間距都受限於最小光刻套準間距因而不可能很小，因此背景技術所涉及的普通非自對準器件的基極電阻Rb也就不可能很小，從而使得器件性能的優化受到一定限制。本發明的器件結構因為由金屬層18經過矽化反應生成的基區低電阻金屬矽化物34 一直延伸到由L形氧化層23和氮化矽內側牆24構成的發射區-基區隔離介質區的外偵牝從而使得基區低電阻金屬矽化物層34與重摻雜單晶發射區38的間距僅等於(考慮到形成重摻雜單晶發射區38過程中雜質的橫向擴散效應，應該略小於)L形氧化矽層23的厚度和氮化矽內側牆24的寬度之和。無論是L形氧化矽層23的厚度還是氮化矽內側牆24的寬度都與光刻工藝無關，因而可以不受限於而且可以遠小於最小光刻套準間距。所以，基區低電阻金屬矽化物層34與重摻雜單晶發射區38的間距就可以不受限於而且可以遠小於最小光刻套準間距。本發明所提出的金屬矽化物自對準鍺矽異質結雙極電晶體的器件結構屬於自對準結構，因而相比背景技術所涉及的普通非自對準器件結構可以獲得更小的基極電阻Rb。而且，即使是背景技術涉及到的自對準器件，往往也只能保證重摻雜鍺矽基區與重摻雜單晶發射區之間的自對準，而不能保證基區低電阻金屬矽化物層與重摻雜單晶發射區間距的最小化，而本發明提出的器件結構直接保證了基區低電阻金屬矽化物層34與重摻雜單晶發射區38的自對準及其間距的最小化，由於低電阻金屬矽化物層的薄層電阻通常遠小於重摻雜鍺矽基區的薄層電阻，因此即使相比於背景技術所涉及的自對準器件，本發明提出的器件仍然可以進一步減小基極電阻Rb，進而能夠進一步優化器件的速度、噪聲和射頻微波功率性能。製備本發明金屬矽化物自對準鍺矽異質結雙極電晶體的步驟如下如圖I所示，在半導體襯底(圖中未畫)上面製備第一導電類型的Si外延層。為了減小基區與集電區之間的電容cBC，可通過挖淺槽再填充介質材料的辦法或局部氧化的方法在Si外延層中的部分區域內形成局部介質區12。局部介質區12 —般為氧化矽，但並不限於此。形成局部介質區12之後的剩餘的第一導電類型的Si外延層區域成為Si集電區10。如圖2所示，通過外延生長和原位摻雜的方法形成第二導電類型的鍺矽基區，SP在Si集電區10上面得到第二導電類型的單晶鍺矽(一般是包含矽和鍺矽的多層外延材料)基區14，在局部介質區12上面得到第二導電類型的多晶鍺矽(一般是包含矽和鍺矽的多層多晶材料)基區16。如圖3所示，澱積或濺射第一金屬層18，該金屬可以是但不限於是鈦、鈷或鎳，厚度在5nm到500nm之間。如圖4所示，澱積第一氧化矽層20。
·
如圖5所不,通過光刻工藝有選擇性地先後去掉第一氧化娃層20和第一金屬層18的中間部分，形成第一窗口 21，露出下面的單晶鍺矽基區14的中間部分。如圖6所示,澱積第二氧化娃層22,厚度在5nm到50nm之間。如圖7所示，通過先澱積一層氮化矽、然後再利用各向異性刻蝕的方法在第一窗口 21的邊緣形成氮化矽內側牆24，該內側牆24的寬度在IOnm到500nm之間。如圖8所示，在氮化矽內側牆24的掩蔽下，利用溼法腐蝕去除第二氧化矽層22未被氮化矽內側牆24覆蓋的部分，形成L形氧化矽層23以及L形氧化矽層23和氮化矽內側牆24構成的發射區-基區隔離介質區，打開由發射區-基區隔離介質區圍成的發射區窗口26，再次露出單晶鍺矽基區14的中間部分。如圖9所示，澱積多晶矽層28，並通過其後的劑量大於IO1Vcm2的離子注入或在上述澱積過程中採用原位摻雜的方法將其重摻雜為第一導電類型的多晶矽層。如圖10所示，通過光刻工藝在多晶矽層28上形成保護層30並在其掩蔽下先後將露出的多晶娃層28和第一氧化娃層20刻蝕掉,形成重摻雜的第一導電類型的多晶娃發射區29。刻蝕後保護層30仍保留。保護層和在保護層的掩蔽下刻蝕形成的重摻雜的第一導電類型的多晶矽發射區對於第一窗口每邊的覆蓋尺寸不小於光刻最小套準尺寸。如圖11所示，繼續在保護層30的掩蔽下，通過劑量大於IO1Vcm2的第二導電類型的離子注入，例如但不限於硼(B)離子或二氟化硼(BF2)離子，形成第二導電類型的重摻雜單晶鍺矽基區32，而第二導電類型的多晶鍺矽基區16同時也被重摻雜。然後，去除保護層30。保護層的材料優選使用光刻膠。如圖12所示，通過先澱積一層氧化矽、然後在利用各向異性刻蝕的方法形成氧化矽外側牆31。如圖13所示，澱積或濺射第二金屬層33，該金屬可以是但不限於是鈦、鈷或鎳。如圖14所示，利用一次或多次快速熱退火工藝，使第一金屬層18與下面接觸的部分單晶錯娃基區14、重慘雜單晶錯娃基區32和重慘雜多晶錯娃基區16發生娃化反應，形成基區低電阻金屬矽化物層34 ;同時第二金屬層33與下面的多晶矽發射區29發生矽化反應，形成多晶矽發射區低電阻金屬矽化物層36;基區低電阻金屬矽化物層34和多晶矽發射區低電阻金屬矽化物層36均可以是但不限於鈦矽化物、鈷矽化物或鎳矽化物。然後利用金屬33與氧化矽外側牆31之間不發生矽化反應的特性，採用溼法腐蝕的方法去除未發生矽化反應的部分第二金屬層。與此同時、或先於、或後於上述金屬矽化物工藝，利用熱退火工藝或者熱擴散推進工藝使重摻雜的第一導電類型的多晶娃發射區29中的雜質通過發射區窗口 26向下外擴散形成第一導電類型的重摻雜單晶發射區38。如圖15所示，可採用常規的半導體器件及其集成電路後道工藝，包括介質層澱積、接觸孔光刻和刻蝕、以及金屬層濺射、光刻和刻蝕等等，最終完成器件製備的工藝流程，其中40為接觸孔介質層、42和44分別為發射極金屬電極和基極金屬電極。考慮到本發明對集電極引出方式沒有任何限制，因此在以上具體實施方案工藝流程圖中均未演示集電區的引出電極。實際上，如果襯底(圖中未畫出)是重摻雜的第一導電類型的Si晶圓的話，集電極可從重摻雜的襯底背面引出；如果襯底是第二導電類型的Si晶圓的話，則集電極可通過在第二導電類型襯底上面形成第一導電類型的重摻雜埋層及重摻雜集電極Sinker等常規工藝，最終利用金屬連線從晶圓正面引出。
·
本發明提出的器件製備工藝非常簡單，因此具備器件加工製造工藝複雜度低、成本低廉的優點。優選實施例如圖I至15所示，半導體襯底構成的Si外延層中通過挖淺槽再填充介質材料的辦法在表面形成局部介質區12，沒有形成局部介質區的部分形成了 Si集電區10。局部介質區12的材質為氧化矽。在Si集電區上面得到包含矽和鍺矽的多層外延材料的第二導電類型的單晶鍺矽基區14，在局部介質區12上面得到包含矽和鍺矽的多層多晶材料的第二導電類型的多晶鍺矽基區16。派射第一鈦金屬層18,澱積第一氧化娃層20。通過光刻工藝有選擇性地先後去掉第一氧化娃層20和第一鈦金屬層的中間部分,形成第一窗口 21,露出下面的單晶鍺娃基區14的中間部分。澱積IOnm厚的第二氧化矽層22。通過先澱積一層氮化矽、然後再利用各向異性刻蝕的方法在窗口的邊緣形成氮化矽內側牆24，該側牆寬度在lOOnm。在氮化矽內側牆24的掩蔽下，利用溼法腐蝕去除第二氧化矽層22未被氮化矽內側牆24覆蓋的部分，從而打開發射區窗口 26，再次露出單晶鍺矽基區14的中間部分。澱積多晶矽層28，並通過其後的劑量為5X IO1Vcm2的離子注入將其重摻雜為第一導電類型的多晶矽層。通過光刻工藝在多晶矽層上形成光刻膠作為保護層30，並在光刻膠的掩蔽下先後將部分多晶娃層和部分第一氧化娃層刻蝕掉，形成重摻雜的第一導電類型的多晶娃發射區29。刻蝕後光刻膠仍保留。繼續在光刻膠的掩蔽下通過劑量為3 X IO1Vcm2的二氟化硼(BF2)離子注入，形成第二導電類型的重摻雜的單晶外基區32和第二導電類型的重摻雜多晶鍺矽基區。然後去除光刻膠。澱積一層氧化矽、然後在利用各向異性刻蝕的方法形成氧化矽外側牆31。濺射第二鈦金屬層33。利用第一次快速熱退火工藝，使第一鈦金屬層18與下面接觸的部分單晶鍺矽基區14、重慘雜單晶錯娃基區32和重慘雜多晶錯娃基區16發生娃化反應，生成基區欽娃化物層；使第二鈦金屬層33與下面的多晶矽發射區29發生矽化反應得到多晶矽發射區鈦矽化物層；採用溼法腐蝕去除未發生矽化反應的部分第二鈦金屬層；利用第二次快速熱退火工藝，把上述基區鈦矽化物層和多晶矽發射區鈦矽化物層分別轉化為基區低電阻鈦矽化物層34和多晶矽發射區低電阻鈦矽化物層36。
與此同時，利用熱退火工藝使重摻雜的第一導電類型的多晶矽發射區中的雜質通過發射區窗口向下外擴散形成第一導電類型的重摻雜單晶發射區38。澱積介質層40，完成接觸孔光刻和刻蝕；濺射金屬層、完成金屬光刻和刻蝕，形成發射極金屬電極42和基極金屬電極44。最終完成器件製備的工藝流程。以上，僅為本發明的較佳實施例，但本發明的保護範圍並不局限於此，任何熟悉本技術領域的技術人員在本發明揭露的技術範圍內，可輕易想到的變化或替換，都應涵蓋在本發明的保護範圍之內。因此，本發明的保護範圍應該以權利要求所界定的保護範圍為準。·
權利要求
1.一種金屬矽化物自對準鍺矽異質結雙極電晶體，所述電晶體主要包括Si集電區、局部介質區、Si集電區和局部介質區上方的基區、基區上方的重摻雜多晶矽發射區和發射區-基區隔離介質區、重摻雜多晶矽發射區表面上的多晶矽發射區低電阻金屬矽化物層、發射區-基區隔離介質區圍成的發射區窗口下的重摻雜單晶發射區、基區表面的基區低電阻金屬矽化物層、接觸孔介質層、發射極金屬電極以及基極金屬電極；其中，所述基區由單晶鍺矽基區、重摻雜單晶鍺矽基區和重摻雜多晶鍺矽基區組成；所述發射區-基區隔離介質區由L形氧化矽層和氮化矽內側牆構成，其特徵在於所述基區低電阻金屬矽化物層一直延伸至發射區-基區隔離介質區外側。
2.一種金屬矽化物自對準鍺矽異質結雙極電晶體製備方法，其特徵在於，所述方法至少包括下述步驟 2. I製備第一導電類型的Si外延層，在所得Si外延層中形成局部介質區，Si外延層中未形成局部介質區的部分為Si集電區； 2. 2在所得結構上製備第二導電類型的鍺矽基區，在對應Si集電區的位置形成單晶鍺矽基區，在對應局部介質區的位置形成多晶鍺矽基區； 2. 3澱積或濺射金屬層； 2. 4澱積第一氧化矽層； 2. 5有選擇性地先後去掉第一氧化娃層和金屬層的中間部分,形成第一窗口，露出單晶鍺矽基區表面的中間部分； 2. 6澱積第二氧化矽層； 2. 7澱積氮化矽層，再利用各向異性刻蝕方法在第一窗口內邊緣形成氮化矽內側牆； 2. 8去除未被氮化矽內側牆覆蓋的第二氧化矽層形成L形氧化矽層，L形氧化矽層和氮化矽內側牆構成發射區-基區隔離介質區，所述發射區-基區隔離介質區圍成發射區窗口，露出單晶鍺矽基區表面的中間部分； 2. 9澱積多晶矽層，並將所述多晶矽層重摻雜為第一導電類型多晶矽層； 2. 10在多晶娃層上形成保護層,然後將未被保護層掩蔽的多晶娃層和第一氧化娃層刻蝕掉，形成重摻雜的第一導電類型的多晶矽發射區； 2. 11在所得結構上進行第二導電類型的離子注入，在保護層的掩蔽下形成第二導電類型的重慘雜單晶錯娃基區和重慘雜多晶錯娃基區；去除保護層； 2. 12澱積第三氧化矽層，然後利用各向異性刻蝕方法形成氧化矽外側牆； 2. 13澱積或濺射第二金屬層； 2. 14使第一金屬層分別與其所接觸的重摻雜多晶鍺矽基區、重摻雜單晶鍺矽基區和部分單晶鍺矽基區發生矽化反應得到基區低電阻金屬矽化物層；使第二金屬層與多晶矽發射區發生矽化反應生成多晶矽發射區低電阻金屬矽化物層；去除第二金屬層與氧化矽外側牆接觸的、未發生矽化反應的部分；使步驟2. 10中得到的重摻雜的第一導電類型的多晶矽發射區中的雜質通過發射區窗口向下外擴散，形成第一導電類型的重摻雜單晶發射區； 2.15製備接觸孔，引出發射極金屬電極和基極金屬電極。
3.根據權利要求2所述的金屬矽化物自對準鍺矽異質結雙極電晶體製備方法，其特徵在於，步驟2. I中在Si外延層中製備局部介質區的方法為挖槽再填充介質材料或局部氧化。
4.根據權利要求2所述的金屬矽化物自對準鍺矽異質結雙極電晶體製備方法，其特徵在於，步驟2. 3中第一金屬層的材質為鈦、鈷或鎳中的一種；步驟2. 13中第二金屬層的材質為鈦、鈷或鎳中的一種。
5.根據權利要求2所述的金屬矽化物自對準鍺矽異質結雙極電晶體製備方法，其特徵在於，步驟2. 6中氧化娃層的厚度為5nm至50nm之間。
6.根據權利要求2所述的金屬矽化物自對準鍺矽異質結雙極電晶體製備方法，其特徵在於，步驟2. 7中氮化矽內側牆的形成方法是先澱積氮化矽再進行各向異性刻蝕，所述內側牆的寬度在IOnm到500nm之間。
7.根據權利要求2所述的金屬矽化物自對準鍺矽異質結雙極電晶體製備方法，其特徵在於，步驟2. 9中將所述多晶矽層重摻雜為第一導電類型多晶矽層的方法為在澱積多晶矽層過程中採用原位摻雜的方法，或者在澱積之後採用劑量大於IO1Vcm2的離子注入的方法。
8.根據權利要求2所述的金屬矽化物自對準鍺矽異質結雙極電晶體製備方法，其特徵在於，步驟2. 10中形成的保護層和在所述保護層的掩蔽下刻蝕形成的重摻雜的第一導電類型的多晶矽發射區對於第一窗口每邊的覆蓋尺寸不小於光刻最小套準尺寸。
9.根據權利要求2所述的金屬矽化物自對準鍺矽異質結雙極電晶體製備方法，其特徵在於，步驟2. 14中通過矽化反應形成基區低電阻金屬矽化物層和多晶矽發射區低電阻金屬矽化物層的方法為利用一次或者多次快速熱退火工藝。
10.根據權利要求2所述的金屬矽化物自對準鍺矽異質結雙極電晶體製備方法，其特徵在於，步驟2. 14中重摻雜的第一導電類型的多晶矽發射區中的雜質通過發射區窗口向下外擴散形成第一導電類型的重摻雜單晶發射區的方法為利用上述形成基區低電阻金屬矽化物層和多晶矽發射區低電阻金屬矽化物層的一次或多次快速熱退火工藝，或者利用在此之前或者之後的快速熱退火或者其他熱擴散推進工藝。
全文摘要
本發明公開一種金屬矽化物自對準鍺矽異質結雙極電晶體，為解決現有產品基極電阻RB大等缺陷而設計。本發明金屬矽化物自對準鍺矽異質結雙極電晶體主要包括Si集電區、局部介質區、基區、基區低電阻金屬矽化物層、重摻雜多晶矽發射區、多晶矽發射區低電阻金屬矽化物層、發射區-基區隔離介質區、重摻雜單晶發射區、接觸孔介質層、發射極金屬電極以及基極金屬電極。基區低電阻金屬矽化物層延伸至發射區-基區隔離介質區外側。本發明公開一種金屬矽化物自對準鍺矽異質結雙極電晶體製備方法，用於製備上述雙極電晶體。本發明金屬矽化物自對準鍺矽異質結雙極電晶體及其製備方法有效地降低了基極電阻RB，工藝步驟簡單，成本低。
文檔編號H01L29/06GK102790081SQ20121016118
公開日2012年11月21日 申請日期2012年5月22日 優先權日2012年5月22日
發明者付軍, 劉志弘, 吳正立, 崔傑, 張偉, 李高慶, 王玉東, 趙悅 申請人:清華大學