一種三餘度模擬信號硬體表決電路的製作方法
2023-04-25 16:19:11
一種三餘度模擬信號硬體表決電路的製作方法
【專利摘要】本發明屬於電傳飛行控制系統【技術領域】，特別是涉及一種三餘度模擬信號硬體表決電路。一種三餘度模擬信號硬體表決電路，主要包括一片具有高增益的四運算放大器晶片及若干電阻。本發明電路簡單實用、生產成本低、電路可靠、信號選擇表決無滯後、設計調試方便，能夠比較容易解決控制系統三餘度驅動信號的綜合問題，實現了控制器到執行部件的交叉餘度表決，能夠簡化控制器設計，從而提高整個系統的可靠性。
【專利說明】一種三餘度模擬信號硬體表決電路【技術領域】[0001]本發明屬於電傳飛行控制系統【技術領域】，特別是涉及一種三餘度模擬信號硬體表 決電路。【背景技術】[0002]電傳飛行控制系統均採用餘度技術來提高自身的可靠性，電傳系統的餘度綜合技 術也是多種多樣，目前電傳飛行控制系統常用的餘度信號綜合技術主要由以下幾種:[0003]方法一:利用控制器採集模擬餘度信號，通過軟體算法對信號進行表決後輸出表 決值；方法二:利用在線監控技術對多餘度部件(如控制器進行在線監控)，當發現故障時通 過附加硬體，一般為繼電器電路切斷故障通道的輸出並轉換到正常通道輸出；方法三:通 過雙通道控制兩餘度執行機構的輸出，執行機構輸出的機械行程通過機械方式來綜合，當 一通道電氣系統故障時，控制效能降級；方法四:對多臺控制器的控制信號在作動器中通 過磁通綜合的方式來實現，常見的有三餘度及四餘度磁通綜合，在多數信號正常的情況下， 此法能夠實現對作動器的控制；方法五:權限分配，不同的控制器控制到不同舵面的作動 器，當某通道失效時，僅喪失對對應舵面的控制。[0004]上述方法分別具有以下優缺點:第一種方法應用廣、表決算法更改靈活，但電路復 雜度高、設計成本高、周期長，且工作環境要求高；方法二實現簡單，但要附加大量的繼電器 電路且需要軟硬體監控部件的支持，制約表決切換可靠性的提高；方法三一般應用在雙雙 餘度系統中，但需要機械信號的綜合技術作為支持；方法四一般以特殊定製的作動器為基 礎，為DDA作動器，應用受限度高；第五種方法表現為餘度降級快，系統可靠性低，系統餘度 瓶頸大。
【發明內容】
[0005]本發明所要解決的技術問題是:提出一種設計周期短、設計成本低且可靠性高的 三餘度模擬信號表決的純硬體電路，以解決在餘度系統中的三餘度信號輸出的綜合問題。[0006]本發明的技術方案是:一種三餘度模擬信號硬體表決電路，主要包括一片具有高 增益的四運算放大器晶片及若干電阻；三餘度輸入信號分別為S1、S2、S3，輸入信號S1、S2、 S3分別連接運算放大器U1、U2、U3的輸入I端，運算放大器U1、U2、U3的輸出3端分別連接 電阻Rl、R2、R3的輸入I端，電阻Rl，R2，R3輸入2端連接後與運算放大器U4的輸入I端 及電阻R5的輸入I端相連，電阻R5輸入2端連接運算放大器U4的輸出3端，同時連接到 運算放大器Ul、U2、U3的輸入2端，電阻R4輸入I端連接運算放大器U4的輸入2端，電阻 R4的輸入2端接地，運算放大器U4的輸出3端作為最終輸出信號。[0007]本發明的有益效果是:本發明電路簡單實用、生產成本低、電路可靠、信號選擇表 決無滯後、設計調試方便，能夠比較容易解決控制系統三餘度驅動信號的綜合問題，實現了 控制器到執行部件的交叉餘度表決，能夠簡化控制器設計，從而提高整個系統的可靠性。【專利附圖】
【附圖說明】[0008]圖1是本發明三餘度模擬信號硬體表決電路原理圖。【具體實施方式】[0009]下面結合附圖對本發明的【具體實施方式】做進一步說明。[0010]一種三餘度模擬信號硬體表決電路，主要包括一片具有高增益的四運算放大器芯 片及若干電阻；三餘度輸入信號分別為S1、S2、S3，輸入信號S1、S2、S3分別連接運算放大 器U1、U2、U3的輸入I端，運算放大器U1、U2、U3的輸出3端分別連接電阻Rl、R2、R3的輸 入I端，電阻R1，R2，R3輸入2端連接後與運算放大器U4的輸入I端及電阻R5的輸入I端 相連，電阻R5輸入2端連接運算放大器U4的輸出3端，同時連接到運算放大器Ul、U2、U3 的輸入2端，電阻R4輸入I端連接運算放大器U4的輸入2端，電阻R4的輸入2端接地，運 算放大器U4的輸出3端作為最終輸出信號。[0011]飛行控制系統中模擬信號三餘度信號選擇器普遍設計為中值選擇器，本發明利用 純硬體電路實現了三餘度模擬信號的中值選擇。[0012]本發明電路工作原理:三餘度模擬信號表決使用高增益的運算放大器在一個反饋 類型的電路選擇三值的中值作為正確輸出，如圖1所示。最小輸入信號具有足夠大的誤差 使得高增益的運放飽和，同時最大信號使高增益運放反方向飽和，這樣便使兩個信號作用 抵消，中值信號便被選擇輸出。[0013]本發明電路可應用到三餘度模擬信號的採集、三餘度驅動信號的綜合，其信號綜 合速度高，通用性強，設計成本低，結構簡單、體積小且可靠性高。
【權利要求】
1.一種三餘度模擬信號硬體表決電路，其特徵為:所述電路主要包括一片具有高增益 的四運算放大器晶片及若干電阻；三餘度輸入信號分別為S1、S2、S3，輸入信號S1、S2、S3 分別連接運算放大器U1、U2、U3的輸入I端，運算放大器U1、U2、U3的輸出3端分別連接電 阻Rl、R2、R3的輸入I端，電阻Rl，R2，R3輸入2端連接後與運算放大器U4的輸入I端及 電阻R5的輸入I端相連，電阻R5輸入2端連接運算放大器U4的輸出3端，同時連接到運 算放大器U1、U2、U3的輸入2端，電阻R4輸入I端連接運算放大器U4的輸入2端，電阻R4 的輸入2端接地，運算放大器U4的輸出3端作為最終輸出信號。
【文檔編號】H03K19/003GK103516346SQ201210201370
【公開日】2014年1月15日 申請日期:2012年6月18日 優先權日:2012年6月18日
【發明者】杜永良 申請人:中國航空工業集團公司西安飛機設計研究所