一種容量為128M×16bit的立體封裝SDRAM存儲器的製造方法
2023-05-13 09:51:11 2
一種容量為128M×16bit的立體封裝SDRAM存儲器的製造方法
【專利摘要】本實用新型涉及一種容量為128M×16bit的立體封裝SDRAM存儲器，包括四個SDRAM晶片，還包括從下至上進行堆疊的一個引線框架層和四個晶片層，引線框架層上設有用於對外連接的引腳，一個晶片層上置放一個晶片；一個引線框架層和四個晶片層經灌封、切割後在周邊上露出電氣連接引腳，並在外表面設有鍍金連接線；鍍金連接線將所述一個引線框架層和四個晶片層上露出的電氣連接引腳進行相應連接，引腳作為立體封裝SDRAM存儲器的對外接入信號與對外輸出信號的物理連接物。本實用新型能相對降低佔用印刷電路板的平面空間。
【專利說明】—種容量為128MX16bit的立體封裝SDRAM存儲器
【【技術領域】】
[0001]本實用新型涉及存儲設備，尤其涉及一種容量為128MX16bit的立體封裝SDRAM
存儲器。
【【背景技術】】
[0002]目前，很多印刷電路板(PCB)上都需要裝有SDRAM晶片(SDRAM:動態隨機數據存儲器)，由於每一 SDRAM存儲晶片的容量有限，如果在某一應用是要使用很大的SDRAM存儲空間，那麼就要擴充印刷電路板的面積，然後在上面貼置多個SDRAM晶片。
[0003]由於在一些特定場所，對某些使用印刷電路板的設備所佔用的平面空間有一定的限制，可能就需要降低印刷電路板的平面面積；這樣的話，相對較難地擴充SDRAM印刷電路板(PCB)上的存儲空間。
【實用新型內容】
[0004]本實用新型要解決的技術問題是提供一種容量為128MX 16bit的立體封裝SDRAM存儲器，其能相對降低佔用印刷電路板的平面空間。
[0005]為解決上述技術問題，本實用新型提供如下技術方案:
[0006]一種容量為128MX16bit的立體封裝SDRAM存儲器，包括四個容量為128MX4bit的SDRAM晶片，其特徵在於，還包括從下至上進行堆疊的一個引線框架層和四個晶片層，引線框架層上設有用於對外連接的引腳，四個SDRAM晶片分別一一對應地設置四個晶片層上；所述堆疊的一個引線框架層和四個晶片層經灌封、切割後在周邊上露出電氣連接引腳，並在外表面設有鍍金連接線；鍍金連接線將所述一個引線框架層和四個晶片層上露出的電氣連接引腳進行相應連接，引線框架層的引腳作為對外接入信號與對外輸出信號的物理連接物。
[0007]所述四個SDRAM晶片的地址線、寫信號線、CLK時鐘、CKE時鐘使能信號、BA塊選擇信號、RAS行地址鎖存、CAS列地址鎖存分別對應複合，所述四個SDRAM晶片的數據總線並置。
[0008]由四個容量為128MX4bit的SDRAM晶片之間連接成容量為128MX16bit的SDRAM存儲器的技術屬於本【技術領域】人員通常掌握的技術，本實用新型的創造點是利用四個置放晶片層來置放SDRAM晶片，然後通過堆疊、灌封、切割後在外表面設置鍍金連接線以將置晶片的四個晶片層和一個引線框架層的引腳接線連接成一個立體封裝SDRAM存儲器，通過立體封裝方式避免在一個晶片層上進行並置所有SDRAM晶片，減少了佔用印刷電路板的平面空間，從而減少了印刷電路板的平面空間，尤其適合應用於航空、航天領域。
【【專利附圖】
【附圖說明】】
[0009]圖1為本實用新型的截面圖；
[0010]圖2為本實用新型 的四個SDRAM晶片連接示意圖。【【具體實施方式】】
[0011]如圖1和圖2所示，本實施例提供的一種容量為128MX16bit的立體封裝SDRAM存儲器，包括從下至上進行堆疊的一個引線框架層和四個晶片層:一設有用於對外連接的引腳11的引腳晶片層1，一貼裝有SDRAM晶片21的晶片層2，一貼裝有SDRAM晶片31的晶片層3，一貼裝有SDRAM晶片41晶片層4，一貼裝有SDRAM晶片51的晶片層5 ；SDRAM晶片21、31、41、51均採用存儲容量為128MX4bit、TS0P-54(54個引腳)的封裝SDRAM晶片；堆疊的一個引線框架層和四個晶片層經灌封、切割後在周邊上露出電氣連接引腳，並在外表面設有鍍金連接線；鍍金連接線將晶片層上露出的電氣連接引腳進行相應連接以形成一個容量為128MX16bit、引腳封裝為S0P-54(54個引腳)封裝的立體封裝SDRAM存儲器，引線框架層I的引腳11作為立體封裝SDRAM存儲器的對外接入信號與對外輸出信號的物理連接物。
[0012]其中，四個SDRAM晶片的地址線、寫信號線、CLK時鐘、CKE時鐘使能信號、BA塊選擇信號、RAS行地址鎖存、CAS列地址鎖存分別對應複合，四個SDRAM晶片的數據總線並置。
[0013]上述立體封裝SDRAM存儲器的製備過程如下:
[0014](1)將引腳11焊接在引線框架層I上；將SDRAM晶片21、31、41、51分別——對應地設置在晶片層2、3、4、5上；
[0015](2)將引線框架層1、晶片層2、晶片層3、晶片層4、晶片層5從下至上進行堆疊；
[0016](3)使用環氧樹脂對一個引線框架層和四個晶片層進行灌封，對灌封后的一個引線框架層和四個晶片層進行切割，以讓一個引線框架層和四個晶片層在各自的周邊上露出電氣連接引腳；
[0017](4)對一個引線框架層和四個晶片層進行表面鍍金以形成鍍金層，此時，鍍金層與四個晶片在各自的周邊上露出的電氣連接引腳連接，露出的電氣連接引腳之間都相互連接且同時也連接引腳；
[0018](5)為了把該分離的信號結點分割開，對鍍金層進行表面連線雕刻以形成鍍金連接線，鍍金連接線將引線框架層和晶片層上露出的電氣連接引腳進行關聯連接以形成一個容量為128MX16bit、引腳封裝為S0P-54(54個引腳)封裝的立體封裝SDRAM存儲器，引線框架層I的引腳11作為立體封裝SDRAM存儲器的對外接入信號與對外輸出信號的物理連接物。
[0019]本立體封裝SDRAM存儲器的54個引腳的具體用途如表1。
[0020]表1引腳的具體用途
[0021]
【權利要求】
1.一種容量為128MX16bit的立體封裝SDRAM存儲器，包括四個容量為128MX4bit的SDRAM晶片，其特徵在於，還包括從下至上進行堆疊的一個引線框架層和四個晶片層，引線框架層上設有用於對外連接的引腳，四個SDRAM晶片分別一一對應地設置四個晶片層上；所述堆疊的一個引線框架層和四個晶片層經灌封、切割後在周邊上露出電氣連接引腳，並在外表面設有鍍金連接線；鍍金連接線將所述一個引線框架層和四個晶片層上露出的電氣連接引腳進行相應連接，引線框架層的引腳作為對外接入信號與對外輸出信號的物理連接物。
2.根據權利要求1所述的一種容量為128MX16bit的立體封裝SDRAM存儲器，其特徵在於，所述四個SDRAM晶片的地址線、寫信號線、CLK時鐘、CKE時鐘使能信號、BA塊選擇信號、RAS行地址鎖存、CAS列地址鎖存分別對應複合，所述四個SDRAM晶片的數據總線並置。
【文檔編號】H01L23/31GK203423175SQ201320387581
【公開日】2014年2月5日 申請日期:2013年6月30日 優先權日:2013年6月30日
【發明者】王烈洋, 黃小虎, 蔣曉華, 顏軍 申請人:珠海歐比特控制工程股份有限公司