一種容量為256K×32bit的立體封裝MRAM存儲器的製造方法

2023-05-13 09:51:31

一種容量為256K×32bit的立體封裝MRAM存儲器的製造方法
【專利摘要】本實用新型涉及一種容量為256K×32bit的立體封裝MRAM存儲器，包括八個容量為128K×8bit的MRAM晶片；還包括從下至上進行堆疊的一個引線框架層和八個晶片層，引線框架層上設有用於對外連接的引腳，每個晶片層上置放一個所述MRAM晶片；所述堆疊的一個引線框架層和八個晶片層經灌封、切割後在周邊上露出電氣連接引腳，並在外表面設有鍍金連接線；鍍金連接線將所述一個引線框架層和八個晶片層上露出的電氣連接引腳進行相應連接，引線框架層的引腳作為對外接入信號與對外輸出信號的物理連接物。本實用新型能相對降低佔用印刷電路板的平面空間。
【專利說明】—種容量為256KX32bit的立體封裝MRAM存儲器
【【技術領域】】
[0001]本實用新型涉及存儲設備，尤其涉及一種容量為256KX32bit的立體封裝MRAM存儲器。
【【背景技術】】
[0002]目前，很多印刷電路板(PCB)上都需要裝有MRAM存儲晶片，由於每一 MRAM存儲晶片的容量有限，如果在某一應用是要使用很大的MRAM存儲空間，那麼就要擴充印刷電路板的面積，然後在上面貼置多個MRAM存儲晶片。
[0003]由於在一些特定場所，對某些使用印刷電路板的設備所佔用的平面空間有一定的限制，可能就需要降低印刷電路板的平面面積；這樣的話，相對較難地擴充MRAM印刷電路板(PCB)上的存儲空間。
【實用新型內容】
[0004]本實用新型要解決的技術問題是提供一種容量為256KX32bit的立體封裝MRAM存儲器，其能相對降低佔用印刷電路板的平面空間。
[0005]上述技術問題通過以下技術方案實現:
[0006]一種容量為256KX32bit的立體封裝MRAM存儲器，包括八個容量為128KX8bit的MRAM晶片:第一 MRAM晶片、第二 MRAM晶片、第三MRAM晶片、第四MRAM晶片、第五MRAM晶片、第六MRAM晶片、第七MRAM晶片、第八MRAM晶片；其特徵在於，還包括從下至上進行堆疊的一個引線框架層和八個`晶片層，引線框架層上設有用於對外連接的引腳，每個晶片層上置放一個所述MRAM晶片；所述堆疊的一個引線框架層和八個晶片層經灌封、切割後在周邊上露出電氣連接引腳，並在外表面設有鍍金連接線；鍍金連接線將所述一個引線框架層和八個晶片層上露出的電氣連接引腳進行相應連接，引線框架層的引腳作為對外接入信號與對外輸出信號的物理連接物。
[0007]八個MRAM晶片的讀信號線、寫信號線、地址線分別對應複合；第一 MRAM晶片、第三MRAM晶片、第五MRAM晶片、第七MRAM晶片的片選信號複合；第二 MRAM晶片、第四MRAM晶片、第六MRAM晶片、第八MRAM晶片的片選信號複合；第一 MRAM晶片與第二 MRAM晶片的數據線複合；第三MRAM晶片與第四MRAM晶片的數據線複合；第五MRAM晶片與第六MRAM晶片的數據線複合；第七MRAM晶片與第八MRAM晶片的數據線複合。
[0008]由八個容量為128KX8bit的MRAM晶片之間連接成容量為256KX32bit的MRAM存儲器的技術屬於本【技術領域】人員通常掌握的技術，本實用新型的創造點是利用八個置放晶片層來置放MRAM晶片，然後通過堆疊、灌封、切割後在外表面設置鍍金連接線以將置晶片的八個晶片層和一個引線框架層的引腳接線連接成一個立體封裝MRAM存儲器，通過立體封裝方式避免在一個晶片層上進行並置所有MRAM晶片，減少了佔用印刷電路板的平面空間，從而減少了印刷電路板的平面空間，尤其適合應用於航空、航天領域。【【專利附圖】

【附圖說明】】
[0009]圖1為本實用新型的截面圖；[0010]圖2為本實用新型的八個MRAM晶片連接示意圖。
【【具體實施方式】】
[0011]如圖1和圖2所示，本實施例提供的一種容量為256KX32bit的立體封裝MRAM存儲器，包括從下至上進行堆疊的一個引線框架層和八個晶片層:一設有用於對外連接的引腳11的引線框架層I，一貼裝有第一 MRAM晶片21的晶片層2，一貼裝有第二 MRAM晶片31的晶片層3，一貼裝有第三MRAM晶片41的晶片層4，一貼裝有第四MRAM晶片51的晶片層5，一貼裝有第五MRAM晶片61的晶片層6，一貼裝有第六MRAM晶片71的晶片層7，一貼裝有第七MRAM晶片81的晶片層8，一貼裝有第八MRAM晶片91的晶片層9 ;八個MRAM晶片21、31、41、51、61、71、81、91 均採用容量為 128KX 8bit、TS0P_44 (44 個引腳)的封裝MRAM 晶片；堆疊的一個引線框架層和八個晶片層經灌封、切割後在周邊上露出電氣連接引腳，並在外表面設有鍍金連接線；鍍金連接線將晶片層上露出的電氣連接引腳進行相應連接以形成一個容量為256KX 32bit、引腳封裝為S0P-68 (68個引腳)封裝的立體封裝MRAM存儲器，弓丨線框架層I的引腳11作為立體封裝MRAM存儲器的對外接入信號與對外輸出信號的物理連接物。
[0012]其中，八個MRAM晶片的#0E讀信號線、#評寫信號線、地址線分別對應複合；MRAM晶片21、41、61、81的片選信號複合；MRAM晶片31、51、71、91的片選信號複合；第一 MRAM晶片21與第二 MRAM晶片31的數據線複合；第三MRAM晶片41與第四MRAM晶片51的數據線複合?』第五MRAM晶片61與第六MRAM晶片71的數據線複合；第七MRAM晶片81與第八MRAM晶片91的數據線複合。
[0013]弓丨線框架層和八個晶片層可以採用印刷電路板。
[0014]上述立體封裝MRAM存儲器的製備過程如下:
[0015](I)將引腳11焊接在引線框架層I上；將八個MRAM晶片(21、31、41、51、61、71、81,91)分別——對應地設置在八個晶片層(2、3、4、5、6、7、8、9)上；
[0016](2)將引線框架層1、晶片層2、晶片層3、晶片層4、晶片層5、晶片層6、晶片層7、晶片層8、晶片層9從下至上進行堆疊；
[0017](3)使用環氧樹脂對一個引線框架層和八個晶片層進行灌封，對灌封后的一個引線框架層和八個晶片層進行切割，以讓一個引線框架層和八個晶片層在各自的周邊上露出電氣連接引腳；
[0018](4)對一個引線框架層和八個晶片層進行表面鍍金以形成鍍金層，此時，鍍金層與八個晶片層在各自的周邊上露出的電氣連接引腳連接，露出的電氣連接引腳之間都相互連接且同時也連接引腳；
[0019](5)為了把該分離的信號結點分割開，對鍍金層進行表面連線雕刻以形成鍍金連接線，鍍金連接線將引線框架層和晶片層上露出的電氣連接引腳進行相應連接以形成一個容量為256KX32bit、引腳封裝為S0P-68(68個引腳)封裝的立體封裝MRAM存儲器，引線框架層I的引腳11作為立體封裝MRAM存儲器的對外接入信號與對外輸出信號的物理連接物。[0020]本立體封裝MRAM存儲器的68個引腳的具體用途如表1。
[0021]表1引腳的具體用途
[0022]
【權利要求】
1.一種容量為256KX32bit的立體封裝MRAM存儲器，包括八個容量為128KX8bit的MRAM晶片:第一 MRAM晶片、第二 MRAM晶片、第三MRAM晶片、第四MRAM晶片、第五MRAM晶片、第六MRAM晶片、第七MRAM晶片、第八MRAM晶片；其特徵在於，還包括從下至上進行堆疊的一個引線框架層和八個晶片層，引線框架層上設有用於對外連接的引腳，每個晶片層上置放一個所述MRAM晶片；所述堆疊的一個引線框架層和八個晶片層經灌封、切割後在周邊上露出電氣連接引腳，並在外表面設有鍍金連接線；鍍金連接線將所述一個引線框架層和八個晶片層上露出的電氣連接引腳進行相應連接，引線框架層的引腳作為對外接入信號與對外輸出信號的物理連接物。
2.根據權利要求1所述的一種容量為256KX32bit的立體封裝MRAM存儲器，其特徵在於，八個MRAM晶片的讀信號線、寫信號線、地址線分別對應複合；第一 MRAM晶片、第三MRAM晶片、第五MRAM晶片、第七MRAM晶片的片選信號複合；第二 MRAM晶片、第四MRAM晶片、第六MRAM晶片、第八MRAM晶片的片選信號複合；第一 MRAM晶片與第二 MRAM晶片的數據線複合；第三MRAM晶片與第四MRAM晶片的數據線複合；第五MRAM晶片與第六MRAM晶片的數據線複合；第七MRAM晶片與第八MRAM晶片的數據線複合。
【文檔編號】H01L25/065GK203423173SQ201320387572
【公開日】2014年2月5日 申請日期:2013年6月30日 優先權日:2013年6月30日
【發明者】王烈洋, 葉振榮, 黃小虎, 蔣曉華, 顏軍 申請人:珠海歐比特控制工程股份有限公司