利用選擇外延構造npn電晶體的方法
2023-05-23 12:05:26
專利名稱：利用選擇外延構造npn電晶體的方法
技術領域：
本發明涉及一種半導體集成電路的製作工藝方法，特別是涉及一種利 用選擇外延構造NPN電晶體的方法。
背景技術：
雙極電晶體是構成現代大規模集成電路的器件結構之一。雙極電晶體 優點在於操作速度快、單位晶片面積的輸出電流大、導通電壓變動小，適 於製作模擬電路。
隨著半導體工藝的不斷發展，對器件性能要求越來越高。在傳統的雙 極電晶體製作工藝中，通常採用兩步基區/發射區熱過程來形成有效基區 寬度，即先進行基區硼注入/擴散形成基極，再進行發射區的磷注入/擴散 形成發射極，由基極和發射極的深度差來得到基區寬度。其實現工藝複雜 且可控性差，對於基區寬度小於0.1微米的工藝很難實現。現在對半導體 集成電路線寬要求在日益減小，現有的工藝方法已經不能適應這種技術發 展趨勢的要求。
發明內容
本發明要解決的技術問題是提供一種利用選擇外延構造NPN電晶體 的方法，有效控制雙極器件基區寬度，減少寄生容，提高器件速度。
為解決上述技術問題，本發明的利用選擇外延構造NPN電晶體的方 法，包括如下步驟
在半導體襯底上進行埋層注入和擴散；
去除所述埋層形成時產生的氧化層，然後澱積生長一層氧化層； 在所述氧化層上塗光刻膠、曝光、光刻刻蝕形成一窗口； 去除光刻膠，然後選擇N型外延生長在所述窗口內形成一層N"外延
層；
在所述外延層上依次澱積氧化層、P型多晶矽層、氧化層；
通過光刻刻蝕形成有源區；
溼法刻蝕所述P型多晶矽下的氧化層；
選擇性生長P型外延層；
去除表面氧化層，然後澱積氮化矽層；
對該氮化矽層光刻刻蝕後，澱積N+多晶矽層。
採用本發明的方法,利用低壓選擇性外延結合自對準工藝與多晶基極 /發射極結合的工藝，構建NPN電晶體，可有效控制雙極器件基區寬度， 提高器件響應速度，減小由熱擴散造成的雙極電晶體中寄生電容，並可與 M0S器件工藝很好地匹配。
下面結合附圖與具體實施方式
對本發明作進一步詳細的說明
圖1至10是本發明的利用選擇外延構造NPN電晶體的方法工藝流程
示意圖，圖中通過示意性的截面圖，表示出本發明一優選實施例的各工藝 步驟的具體實現方式。
具體實施例方式
本發明提出了一種利用選擇外延結合自對準工藝構建NPN電晶體的
方法。下面結合圖1 10所示，針對一優選的實施例具體說明本發明的工
藝流程。
第一步，如圖1所示，首先，採用P (ioo)型矽材料作為半導體襯
底，在該襯底上通過離子注入和雜質擴散的方法形成一掩埋層。在該掩埋
層的擴散形成工藝中，會在其表面形成一層氧化層(Si02)。
第二步，參見圖2。去除上一步驟中所述的氧化層，然後採用熱氧化 方法在半導體襯底和掩埋層的表面上澱積生長一層氧化矽薄膜(Si02)。
第三步，在所述的氧化矽薄膜上塗覆光刻膠，曝光、光刻，刻蝕該氧 化矽薄膜，在所述掩埋層的上方形成一窗口 (參見圖3)。
第四步，去除光刻膠，通過選擇性外延生長，在所述窗口內形成r 外延層(參見圖4)。該N"外延層作為NPN電晶體的集電區。
第五步，在所述的^外延層和氧化矽薄膜的表面依次澱積氧化層、P 型多晶矽、氧化層(參見圖5)。該P型多晶矽作為NPN電晶體的基極區， 通過選擇外延構造基區可以精確控制小的基區寬度，改善器件功能。
第六步，通過光刻刻蝕氧化層、P型多晶矽、氧化層，形成位於所述 W外延層上方的有源區(參見圖6)。
第七步，採用溼法刻蝕所述有源區內位於所述多晶矽和N"外延層之間 的氧化層，刻蝕的橫向深度應小於N"外延層的寬度，使有源區在N"外延層 的上方呈倒"T"形(參見圖7)。
第八步，在所述有源區內的N"外延層和P型多晶矽之間，通過選擇性 外延生長，形成P型外延層(參見圖8)。
第九步，去除所述P型多晶矽層表面的氧化層，然後澱積一層氮化矽
(參見圖9)，澱積的方法可以採用CVD或其他常用的方式，也可採用生 長的方式形成。
第十步，進行光刻，打開發射區域，然後進行N+多晶矽澱積，該N+ 多晶矽層作為NPN電晶體的發射區。至此，完成了 NPN電晶體的製作。
在本發明的附圖中僅僅是為了表達本發明的工藝步驟的具體內容，所 以並未按比例繪製。各個工藝步驟實現的具體工藝方法，對本領域的技術 人員來說是不必花費創造性勞動就能實施的，對於本發明中給出的具體實 現方法，只是作為實施例進行說明，具體實施時並不局限於此。
權利要求
1、一種利用選擇外延構造NPN電晶體的方法，包括如下步驟在半導體襯底上進行埋層注入和擴散；去除所述埋層形成時產生的氧化層，然後澱積生長一層氧化層；在所述氧化層上塗光刻膠、曝光、光刻刻蝕形成一窗口；其特徵在於還包括，去除光刻膠，然後選擇N型外延生長在所述窗口內形成一層N-外延層；在所述外延層上依次澱積氧化層、P型多晶矽層、氧化層；通過光刻刻蝕形成有源區；再採用溼法刻蝕所述P型多晶矽層下的氧化層；選擇性生長P型外延層；去除表面氧化層，然後澱積氮化矽層；光刻刻蝕後，澱積N+多晶矽層。
2、 根據權利要求1所述的利用選擇外延構造NPN電晶體的方法，其 特徵在於所述溼法刻蝕時刻蝕的橫向深度應小於r外延層的寬度。
全文摘要
本發明公開了一種利用選擇外延構造NPN電晶體的方法，去除半導體襯底上的氧化層表面的光刻膠後，選擇N型外延生長在窗口內形成一層N-外延層；在所述外延層上依次澱積氧化層、P型多晶矽層、氧化層；通過光刻刻蝕形成有源區；採用溼法刻蝕所述P型多晶矽層下的氧化層；選擇性生長P型外延層；去除表面氧化層，然後澱積氮化矽層；光刻刻蝕後，澱積N+多晶矽層。本發明能夠有效控制雙極器件基區寬度，減少寄生電容，提高器件速度。
文檔編號H01L21/02GK101192536SQ20061011854
公開日2008年6月4日 申請日期2006年11月21日 優先權日2006年11月21日
發明者樂 王 申請人:上海華虹Nec電子有限公司