用於無線傳感器網絡節點的晶片及晶片上的數字基帶系統的製作方法

2023-05-24 03:16:01

專利名稱：用於無線傳感器網絡節點的晶片及晶片上的數字基帶系統的製作方法
技術領域：
本發明涉及無線傳輸領域，特別涉及用於無線傳感器網絡節點的晶片及晶片上的 數字基帶系統。
背景技術：
無線傳感器網絡(Wireless Sensor Network，WSN)是由大量密集部署在監控區域 的自治節點構成的一種自組織網絡應用系統。它的應用前景十分廣闊，能夠廣泛應用於軍 事、環境監測、醫療健康、交通管理以及商業應用等領域。雖然無線傳感器網絡節點有著各 種各樣的應用，但這些應用對無線傳感器網絡節點有著一些相同的要求，其中最具挑戰性 的要求就是如何使無線傳感器網絡節點的計算能力更強、應用環境更廣、功耗更低、體積更 小、成本更低、通信質量更好。目前的無線傳感器網絡節點大多採用通用的嵌入式平臺來實現。由於此類傳感 器網絡節點的器件不是專門為無線傳感器網絡設計的，因此處理能力、功耗和體積等指標 往往難以達到實際應用的要求。而隨著FPGA/ASIC技術的發展以及片上系統(System on chip)技術的出現，採用片上系統的方法在FPGA上實現無線傳感器網絡節點平臺，並在有 大規模應用時將其轉為ASIC批量生產的設計方法將成為解決節點處理能力、功耗和體積 等問題的關鍵技術手段。信號採集、信號處理及組網通信是無線傳感器網絡節點的三大功能。根據上述功 能，無線傳感器網絡節點通常由傳感模塊、處理模塊、無線通信模塊以及能量模塊四個部分 組成，其中的無線通信模塊佔整個無線傳感器網絡節點功耗的絕大部分，無線通信模塊中 的數字基帶在無線通信模塊中起到了控制射頻收發增益、信道編解碼、對射頻載波洩漏抑 制控制、數位訊號成形調製、最佳相干解調、位同步及抽樣判決等作用，這些都影響到了無 線傳感器網絡節點的功耗、性能、硬體成本及誤碼率，因此，設計低功耗、高性能、低誤碼率 的數字基帶系統對於降低無線傳感器網絡節點的功耗與硬體成本、提高節點通信質量及增 強節點對環境的適應性有著重要的作用。為了滿足無線傳感器網絡節點低功耗、低成本的設計目標，ZigBee聯盟推出了 針對WSN的ZigBee協議，使得該協議成為無線傳感器網絡的一個新興的通信標準。該協 議的物理層(PHY)和媒體接入層(MAC)由IEEE802. 15. 4工作組制定，該工作組所制定的 IEEE802. 15. 4標準中定義了 900MHz和2. 4GHz兩個頻段，在2. 405GHz_2. 480GHz的範圍內 共定義了 16個頻道，信道間隔為5MHz，調製方式為0-QPSK，其數據傳輸速率為250Kb/s，採 用了基於偽隨機噪聲(PN)碼的直接序列擴頻(DSSQ技術，擴頻增益為8。上述通信協議的 應用有利於不同廠家所生成的無線傳感器網絡節點間的相互通信，有利於降低無線傳感器 網絡節點的功耗與成本，有利於無線傳感器網絡的推廣與應用。但在現有技術中，採用片上系統設計方法實現的無線傳感器大多採用各自製定 的通信標準，很少根據IEEE802. 15. 4標準設計傳感器中的數字基帶系統。例如，瑞士 CMES開發的無線傳感器網絡節點WiseNet，雖然採用了片上系統的技術並且專為無線傳感器網絡設計，但該節點中的數字基帶採用2FSK調製，最高數據率為ΙΟΟΙΛ/s，均不符合 IEEE802. 15. 4的標準，使晶片不具有兼容其它符合IEEE802. 15. 4標準的傳感器網絡節點 晶片的通用性。現有技術中也存在符合IEEE802. 15. 4標準的數字基帶系統，如Chipcon公司的 CC2431和CC2510以及JENNIC公司的JN5121系列晶片中的數字基帶系統，但包含這些數字 基帶系統的晶片仍然存在一定的局限性，包括1、這些晶片的數字基帶系統可以做自動增益控制，且增益範圍可通過軟體配置， 但自動增益控制過程中所涉及的判決門限採用固定門限值，不具有自適應調整的特性。而 且普遍採用信號強度RSSI作為反饋值進行控制，將信號放大至飽和，而很少綜合考慮接收 鏈路質量LQI。信道內的窄帶幹擾會增加RSSI，但會降低鏈路質量LQI，因此採用單一 RSSI 作為反饋調整接受增益是不準確的。考慮到無線傳感器網絡節點應用環境廣泛的實際情 況，在實際應用過程中會面臨信道情況複雜多變、發射功率不確定以及通信距離的實時變 化等問題，這些都會影響節點丟包率和能耗，現有數字基帶系統採用固定門限值的判決方 式會導致節點的環境適應性下降。2、這些晶片的數字基帶系統在進行信號相位判決時沒有採用自適應門限的施密 特觸發器方式，而是採用傳統的過零觸發方式進行信號相位判決，因此不能避免因輸入相 位的頻繁跳變而造成的解調誤碼率升高。3、這些晶片的數字基帶系統在做循環碼校驗時採用了固定生成多項式而非軟體 可配置，造成基帶的靈活性和通用性都不強。4、這些晶片的數字基帶系統沒有抑制載波洩漏的功能，因此對射頻晶片質量要求 很高，提高了節點成本。

發明內容
本發明的一個目的是提供一種能夠對自動增益控制的判決門限值做自適應調整 的數字基帶系統。本發明的另一個目的是克服信號相位判決時因輸入相位的頻繁跳變而造成的解 調誤碼率升高的缺陷，從而提供一種能降低解調誤碼率的數字基帶系統。本發明的又一個目的是提供一種包含用戶可配置的循環碼校驗器的數字基帶系 統，增強數字基帶的靈活性和通用性。本發明的再一個目的是提供一種包含自動抑制射頻載波洩漏的數字基帶系統，降 低對射頻晶片的質量要求，降低節點成本。為了實現上述目的，本發明提供了一種用於無線傳感器網絡節點晶片的數字基帶 系統，包括基帶調製單元、基帶解調單元、自動增益控制單元以及循環碼校驗器；其中，所述的循環碼校驗器將經過校驗的待發送數據傳輸到所述的基帶調製單元，由所 述的基帶調製單元完成包括直接序列擴頻、延遲、數位訊號成形調製、模數轉換在內的調製 處理，然後將處理後的數據發送出去；所述的基帶解調單元對接收到的數據做包括模數轉換、解擴頻、最佳相干解調、位 同步抽樣判決在內的解調處理，然後將處理後的數據傳輸到所述的循環碼校驗器做數據校 驗；
所述的自動增益控制單元根據數據接收過程中的信號強度RSSI以及鏈路質量 LQI調整增益判決門限，配合軟硬體協同的工作方式，從而實現對發射增益和接收增益的控 制。上述技術方案中，還包括用於自動監測載波洩露功率，補償並抑制發射端載波洩 漏的抑制載波洩漏單元；該單元與外部的發射端連接。上述技術方案中，所述的基帶調製單元包括直接序列擴頻模塊、延遲模塊、O-QPSK 數字調製模塊以及第一數模轉換模塊、第二數模轉換模塊；其中，所述的直接序列擴頻模塊根據直接序列擴頻編碼表對所要發送的數據做擴頻編 碼，並將擴頻編碼後的數據轉換成I、Q兩路串行數據；所述的延遲模塊延遲Q路數據；所述 的I、Q兩路串行數據都在所述的O-QPSK數字調製模塊中做成形調製，然後分別在所述的第 一數模轉換模塊和第二數模轉換模塊中做模數轉換。上述技術方案中，所述的O-QPSK數字調製模塊採用兩個分別保存有正弦和餘弦 的波形碼錶的ROM存儲器實現。上述技術方案中，所述的基帶解調單元包括第一模數轉換模塊、第二模數轉換模 塊、第一匹配濾波器模塊、第二匹配濾波器模塊、第三匹配濾波器模塊、第四匹配濾波器模 塊、第一位同步模塊、第二位同步模塊以及擴頻解調模塊；其中，所述的第一模數轉換模塊、第二模數轉換模塊分別將接收到的模擬波形信號的I 路信號和Q路信號轉換成波形電平數位訊號；所述的第一匹配濾波器模塊、第二匹配濾波 器模塊、第三匹配濾波器模塊、第四匹配濾波器模塊分別對信號做濾波操作，消除接收信號 的碼間串擾並對其進行最佳相干解調；濾波後的信號經積分、比較後得到判決時刻的輸出 信號，然後通過所述的第一位同步模塊、第二位同步模塊提取抽樣判決脈衝進行採樣判決， 輸出解調結果到擴頻解調模塊；所述的擴頻解調模塊將接收到的經過擴頻調製的片碼解碼 為數據碼流，同時得到鏈路質量LQI值；經過前述濾波後的信號的強度RSSI以及鏈路質量 LQI值被傳輸到所述自動增益控制模塊。上述技術方案中，所述的第一匹配濾波器模塊、第二匹配濾波器模塊、第三匹配濾 波器模塊、第四匹配濾波器模塊採用電路復用實現，通過高頻時鐘驅動，將一個時鐘周期完 成的計算量分為數個時鐘周期完成，將並行的大量組合邏輯電路分為少量時序邏輯電路。上述技術方案中，所述的第一位同步模塊、第二位同步模塊採用了自適應門限的 施密特觸發器進行信號相位判決；其中，當本次相位判決輸出1時，只有在所述匹配濾波器輸出信號大於所述門限時，下 一次輸出才為0，否則輸出1 ；當本次相位判決輸出0時，只有在所述匹配濾波器輸出信號小 於門限時，下一次輸出才為1，否則輸出0。上述技術方案中，所述的自適應門限的施密特觸發器中的門限值根據信號強度 RSSI自適應調整，同時用戶根據信道環境來動態地配置判決係數。上述技術方案中，自動增益控制單元的增益判決門限為LQI與RSSI的最大值的 (k-1) /k，其中的k表示判決係數；所述自動增益控制單元在實現增益控制的過程中存在四種狀態初始狀態、鎖定 狀態、增加增益狀態、降低增益狀態；其中，在任何狀態下，當LQI小於其最大值的(k-l)/k 且RSSI小於其最大值的(k-1)/k，從當前狀態進入增加增益狀態；在任何狀態下，當LQI小於其最大值的(k_l)/k且RSSI大於其最大值的(k_l)/k，從當前狀態進入降低增益狀態; 在任何狀態下，當LQI大於其最大值的(k-l)/k時進入鎖定狀態；當LQI和RSSI的值都大 於它們各自的歷史記錄值，就會從鎖定狀態中跳出，把相應值存入最大值寄存器，然後進入 初始狀態，重新進行增益調整，直到鎖定狀態。上述技術方案中，自動增益控制單元的門限初始值、增益初始值以及判決係數k 都有用戶設定。上述技術方案中，所述循環碼校驗器的生成多項式係數根據用戶需要進行配置。上述技術方案中，所述的抑制載波洩漏模塊包括AD採樣單元、低通濾波單元、滑 動窗積分單元以及直流補償算法單元；基帶信號依次經由所述的AD採樣單元做AD採樣、低 通濾波單元做低通濾波以及滑動窗積分單元做積分後，得到發射信號直流強度，由直流補 償算法單元根據這一發射信號直流強度生成用於抑制載波洩漏的補償值。本發明還提供了一種用於無線傳感器網絡節點的晶片，包括所述的數字基帶系 統。本發明的優點在於1、本發明的數字基帶系統在增益控制中採用基於信號強度RSSI與鏈路質量LQI 綜合反饋的自適應門限的自動增益控制機制，達到在保證一定通信質量的前提下降低節點 誤碼率和節省功耗的目的，從而適應複雜多變的應用環境。2、本發明的數字基帶系統能夠支持IEEE802. 15. 4通信協議標準，使得採用該數 字基帶系統的晶片與其它支持IEEE802. 15. 4通信協議標準的電子器件兼容。


圖1為包含有數字基帶系統的傳感器網絡節點晶片的一個實施例的結構示意圖；圖2為數字基帶系統中的基帶調製單元的結構示意圖；圖3為數字基帶系統中的基帶解調單元和自動增益控制單元的結構示意圖；圖4為數字基帶系統中的匹配濾波器的結構示意圖；圖5為數字基帶系統中的位同步模塊實現相位判決的示意圖；圖6為數字基帶系統中的自動增益控制單元的狀態轉換圖；圖7為數字基帶系統中的循環碼校驗器的結構圖；圖8為包含有數字基帶系統的傳感器網絡節點晶片的另一個實施例的結構示意 圖；圖9為抑制載波洩漏模塊的結構圖。
具體實施例方式下面結合附圖和具體實施方式
對本發明加以說明。圖1給出了本發明的用於無線傳感器網絡節點的晶片的一個實施例，下面結合圖 1對該晶片的結構加以說明。從圖中可以看出，本發明的晶片包括有處理器1、程序存儲器 2、數據存儲器3、MAC協議模塊4、數字基帶模塊5、無線射頻模塊6以及其他模塊7。其中， 處理器1與數據存儲器3、MAC協議模塊4、數字基帶模塊5、無線射頻模塊6及其他模塊7 之間通過總線連接，而處理器1通過程序讀取線連接到程序存儲器2上；MAC協議模塊4與數字基帶模塊5之間通過雙向數據線連接，而數字基帶模塊5與無線射頻模塊6之間也通 過數據線建立有數據收發通路。下面對晶片中的各個部件的具體功能以及實現加以說明。處理器1是根據程序存儲器2中的程序代碼完成相應操作的邏輯器件，可選擇現 有的IP模塊或開放原始碼實現，如Oregano Systems的MC8051處理器原始碼、ARM系列的 處理器模塊等。處理器1在程序代碼的控制下會對晶片中的其他部件進行包括初始化設 置、控制在內的多種操作，在下面對其他部件的說明中，當涉及到處理器1時，會就處理器1 的具體作用做詳細說明。程序存儲器2用於存儲處理器1所要運行的程序。程序存儲器2 —般可採用FLASH 或EEPROM等成熟的工藝設計方法實現。數據存儲器3用於存儲處理器1所要使用的數據，一般可以採用成熟的DRAM或是 SRAM等工藝實現。MAC協議模塊4在所述處理器1的控制下設定所述無線射頻模塊6的工作頻率、休 眠方式、衝突避免機制、發送功率及信道選擇，並由所述處理器1配製它所要發送和接收數 據的對象以及工作休眠時間的分配，完成對數據包的解析，對信道佔用的判斷及衝突隨機 退避等。MAC協議模塊4的實現可採用現有技術中任何符合IEEE802. 15. 4通信標準或其他 MAC協議的IP模塊。所述無線射頻模塊6用於無線發射數據的模擬部分調製發射以及無線接收數 據的模擬部分解調接收。該模塊包括發射單元61、接收單元62。可選擇現有的符合 IEEE802. 15. 4通信標準的IP模塊實現。其他模塊7用於實現包括供電控制、傳感器控制、輸入輸出在內的多種功能，該模 塊也可通過現有技術實現。數字基帶模塊5具有控制射頻收發增益、直接序列擴頻、數位訊號成形調製、數模 /模數轉換、解擴頻、位同步抽樣判決及循環碼校驗等諸多功能。根據數字基帶模塊5的上 述功能，可對該模塊做進一步劃分，在圖1中給出了數字基帶模塊5的一種實現方式，該模 塊包括基帶調製單元51、基帶解調單元52、自動增益控制單元53以及循環碼校驗器54。其 中，通過數據線與MAC協議模塊4連接的循環碼校驗器M從MAC協議模塊4接收數據後，將 經過校驗的數據發送到基帶調製單元51，基帶調製單元51將調製後的數據發送到無線射 頻模塊6中，通過無線射頻模塊6發射出去。無線射頻模塊6在接收到數據後，會將接收到 的數據發送到基帶解調單元52做數據解調，解調後的數據被發送到循環碼校驗器M做數 據校驗，校驗後的數據被發送到MAC協議模塊4，在數據解調的過程中，還會通過自動增益 控制單元53實現自動增益的調整。本發明的數字基帶模塊5在實現時滿足IEEE802. 15. 4 標準，在下面的描述中將就該模塊中所涉及的各個單元的具體結構以及工作原理分別予以 說明。圖2給出了基帶調製單元51的結構示意圖，根據IEEE802. 15. 4標準的相關規定， 所述的基帶調製單元51應當完成包括直接序列擴頻、延遲、數位訊號成形調製、模數轉換 在內的多種操作。根據上述功能，該單元包括直接序列擴頻模塊511、延遲模塊512、0-QPSK 數字調製模塊513以及數模轉換(DAC)模塊514、515。直接序列擴頻模塊511實現了發送數據的碼錶變換，具體的說，是根據 IEEE802. 15. 4通信標準提供的直接序列擴頻編碼表對4位2進位數據做一一映射的擴頻編碼，所得到的編碼是偽隨機噪聲碼並相互正交。直接序列擴頻模塊511可以採用一個ROM 實現，當接收到來自MAC協議模塊4的串行數據後，對這一串行數據做串-並變換，然後從 ROM所保存的直接序列擴頻編碼表中讀取對應碼型，經過8倍擴頻增益，使得數據流轉換成 2進位片碼序列，最後用一個FIFO轉換成I、Q兩路串行數據。延遲模塊512將Q路信號較I路信號延遲Τ/2 (T表示符號周期)，延遲後的Q路 串行數據被傳輸到O-QPSK調製模塊513，而I路信號則不經過延遲模塊512直接被傳輸到 O-QPSK調製模塊513。O-QPSK數字調製模塊513用於對數位訊號做成形調製。O-QPSK數字調製模塊513 可以採用成型濾波器實現對數位訊號的成型調製，但在本實施例中，作為一種優選實現方 式，O-QPSK數字調製模塊513可以採用兩個分別保存有正弦和餘弦的波形碼錶的ROM存儲 器，在做成形調製時，根據調製碼型從波形碼錶中直接輸出濾波後的電平。與前述的採用成 型濾波器的實現方式相比，這一實現方式能夠省去了成型濾波器，能夠儘量減少不必要的 能耗和硬體開銷，符合傳感器網絡節點的低成本低功耗的需求。DAC模塊514、515分別對I路信號和Q路信號做模數轉換，將經過調製的波形電平 數位訊號轉換為模擬波形信號。DA模塊可以採用獨立IP單元或是通用DA晶片實現，作為 一種優選實現方式，在本實施例中，DA模塊採用了獨立的IP單元。圖3給出了基帶解調單元52和自動增益控制單元53的結構示意圖。基帶解調 單元52應當完成包括模數轉換、解擴頻、最佳相干解調、位同步抽樣判決在內的多種操作， 根據上述功能，基帶解調單元52包括模數轉換(ADC)模塊521、522，匹配濾波器模塊523、 524、525、526，位同步模塊527、528，擴頻解調模塊529。ADC模塊521、522將從無線射頻模塊6解調所得到的模擬波形信號的I路信號和 Q路信號分別轉換成波形電平數位訊號。與前面所提到的DA模塊相類似，AD模塊同樣可採 用獨立的IP單元或通用AD晶片實現，作為一種優選實現方式，在本實施例中，採用了獨立 的IP單元。匹配濾波器523、524、525、5沈分別對信號做濾波操作，消除接收信號的碼間串擾 並對其進行最佳相干解調。濾波後的結果經由積分器、比較器，從而得到判決時刻的輸出信 號s_diff = yl-yO，然後通過位同步模塊527、5觀提取抽樣判決脈衝進行採樣判決，輸出 解調結果到擴頻解調模塊529。在此過程中還會同時得到信號通過前述匹配濾波器後的強 度，該強度用RSSI = yl+y0，這一強度值將作為反饋被輸出到自動增益控制模塊53來實現 增益控制。在計算信號強度時，先做匹配濾波有利於屏蔽背景噪聲，從而得到更為精確的接 收信號強度。從上面的說明可以看出，匹配濾波器的作用在於實現對信號的濾波操作，因此現 有技術中的相關濾波器從理論上都可用於本發明。但考慮到無線傳感器網絡節點要求低成 本、低功耗的特點，圖4給出了匹配濾波器在硬體上的一種優選實現方式。從圖中可以看 出，在這一實現方式中，根據電路復用的思想，通過採用高頻時鐘驅動，將一個時鐘周期完 成的計算量分為數個時鐘周期完成，將並行的大量組合邏輯電路分為少量時序邏輯電路， 對這些時序邏輯電路復用數個周期，實現相同的計算功能，以減少硬體實現單元數量，如減 少乘法器和加法器，在保證線性濾波器的性能的同時達到了減少硬體資源開銷的目的。如 在一個實例中，假設有24MHz的AD採樣率，碼片速率是2MHz，因此每個採樣周期要完成12次乘加運算，如果要做並行計算需要12個加法器和乘法器。而通過復用設計，採用6倍於 採樣頻率的時鐘驅動匹配濾波器模塊，一個採樣周期計算6個時鐘周期，每個周期只使用 兩個加法器和乘法器，利用最少的乘法器和加法器實現了濾波器，相比傳統的並行濾波器 節省了 5/6的硬體資源，實現了降低硬體成本的目的，符合傳感器網絡節點低成本的要求。位同步模塊用於調整接收端本地同步採樣脈衝的相位，使之與接收的解調信號相 位一致，使解調信號得到準確的採樣。現有技術中，位同步模塊在實現對接收解調信號的相 位判決時，採用了直接對匹配濾波器的輸出進行過零檢測的方法，來確定輸出的解調信號 相位。由於在設計匹配濾波器時要求必須完全確知信號形狀(包括頻率、相位、幅度、到達 時間等)才能達到理想的最佳接收條件，但在實際應用中，頻率誤差、隨機相位、隨機幅度、 定時不準等任何一個問題都會導致無法滿足匹配濾波器的「最佳接收」條件，從而使得匹配 濾波器的輸出在過零處發生多次過零觸發，造成位同步輸入會在0，1狀態間頻繁跳變，影 響位同步效果，造成解調誤碼率升高。針對現有技術在實現位同步模塊時所存在的上述不足，圖5給出了一種自適應門 限的施密特觸發器的方式進行信號相位判決，從而避免輸入相位的頻繁跳變。在這一實現 方式中，當本次相位判決輸出1時，只有在濾波器輸出信號大於門限時，下一次輸出才為0， 否則輸出1，當本次相位判決輸出0時，只有在濾波器輸出信號小於門限時，下一次輸出才 為1，否則輸出0。由於無線傳感器網絡節點需要適應各種複雜通信環境，而且在惡劣的通 信環境下往往無法滿足「最佳接收」條件，匹配濾波器輸出信號幅度較正常情況偏小，因此 相位判決時的門限值應當是自適應可調，以避免相位判決誤差。具體的說，利用前面所提到 的信號強度值RSSI做反饋值來自適應地調節判決門限，同時可以根據信道環境來動態地 配置判決係數k，以達到更高的可控制性和靈活性。從圖中可以看出，當本次相位判決輸出 1時，只有在濾波器輸出信號S_diff大於RSSI的k倍時，下一次輸出才為0，否則輸出1，當 本次相位判決輸出0時，只有在濾波器輸出信號s_diff小於RSSI的-k倍時，下一次輸出才 為1，否則輸出0。上述的判決方法可使判決門限根據信號強度實時變化，保證判決結果的 正確率，使系統誤碼率不會因環境惡劣而顯著降低，達到了適應多種通信環境的要求。在獲 得解調信號相位後，本發明採用數字鎖相法進行位同步。不直接用於抽樣判決，而是與從比 較器所獲得的匹配濾波器輸出信號s_diff比較誤差，通過一個控制器在信號鍾輸出的脈 衝序列中附加或扣除一個或幾個脈衝，達到輸出抽樣判決信號與接收信號同步的目的。位 同步模塊最終得到的位同步脈衝、2進位片碼序列被輸入擴頻解調模塊529中進行相關解 調。擴頻解調模塊5 用於將接收到的經過擴頻調製的片碼解碼為數據碼流。根據 IEEE 802. 15. 4協議的規定，直接序列擴頻是要將每4位數據映射為一個符號來選擇16個 準正交的偽隨機序列，每個偽隨機序列由32位片碼組成。每個32位碼被分成I、Q兩路16 位子碼。由於16個偽隨機序列的正交性，互相關係數很小，自相關係數很大，所以擴頻解調 模塊5 首先對接收到的信號的I路跟每個符號的I路作相關運算，根據最大似然準則取 出最大值，然後跟Q路信號作相關運算，對相關結果進行符號判斷，得到對應的解碼4位數 據。在上述解碼的過程中還要同時統計接收的每個數據的片碼在解碼時與原片碼的相關係 數，相關係數越高說明信道的鏈路質量性能越好，將相關係數的平均值映射為鏈路質量I^QI 值。擴頻解調後所得到的數據碼流被送入循環碼校驗器M，計算得到的LQI值被送入自動增益控制單元53。自動增益控制單元53包括發射增益控制和接收增益控制。在發射增益控制中，用 戶根據鏈路質量 Π，通過軟體對發射增益進行調整，通過處理器1對配置寄存器付值，MAC 協議模塊4在發送預處理時刻讀取，這種軟硬體結合的方式控制增益不僅一定程度上減少 了用戶使用的複雜性，而且大大增加了系統的靈活性，滿足各種通信環境及低功耗的需要。 在接收增益控制中，基於接收信號的信號強度RSSI與鏈路質量LQI的綜合反饋結果對增益 判決門限進行調整。下面結合圖6對該方法的實現過程加以說明。在前面的說明中已經說明了信號強度RSSI與鏈路質量LQI是如何獲取的，在此不 再重複說明。將LQI與RSSI的最大值的(k-l)/k分別作為增益判決門限，其中的k表示判 決係數，可由用戶設定。從圖6中可以看出，增益控制過程中存在四種狀態初始狀態、鎖定 狀態、增加增益狀態、降低增益狀態。在任何狀態下，當LQI小於其最大值的(k-l)/k且RSSI 小於其最大值的(k_l)/k，從當前狀態進入增加增益狀態；在任何狀態下，當LQI小於其最 大值的(k-l)/k且RSSI大於其最大值的(k-l)/k，從當前狀態進入降低增益狀態；在任何 狀態下，當LQI大於其最大值的(k-l)/k時進入鎖定狀態；當LQI和RSSI的值都大於它們 各自的歷史記錄值，就會從鎖定狀態中跳出，把相應值存入最大值寄存器，然後進入初始狀 態，重新進行增益調整，直到鎖定狀態。此外，在對增益判決門限做自適應調整之前，門限初 始值、增益初始值都可由用戶自行設定，使得系統可以根據需求適用於多種通信環境下。與現有的自動增益控制方法相比，圖6所示的方法中，自動增益控制的門限是與 通過匹配濾波器之後的接收信號強度RSSI與鏈路質量IjQI自適應的，因此，隨信道環境、發 射功率及通信距離的變化，確定增益最優值的判決門限也會隨之變化。在信道環境較好，發 射功率較大及通信距離較近時，RSSI與LQI增大，增益下降，判決門限提高，使信號不會放 大至飽和，節省一定的接收功耗。在信道環境較差，發射功率較小及通信距離較遠時，RSSI 與LQI下降，增益升高，判決門限下降，得到更好的接收信號質量，減小節點的丟包率。此 外，根據實際測量結果可以知道，信號強度RSSI在IOm以內的區域中，其隨距離的衰落趨勢 與鏈路質量LQI大致相同，但當距離加大時，RSSI的衰減曲線比較平緩，明顯高於LQI的衰 減曲線，而LQI的衰落曲線會隨著距離的增大而增大振蕩，同時還有較大的不規則的衰落。 這一現象說明多徑幹擾、繞射、障礙物對信號質量的影響在距離增大時要明顯高於對信號 強度的影響，而且在接收增益大到接收信號飽和時，RSSI可能不會有明顯變化，但因為飽和 信號會超出AD線性範圍，會造成解調碼率升高及LQI下降，因此採用單一的RSSI作為反饋 調整接受增益是不準確的。另一方面，由於LQI隨距離的震蕩變化比較大，採用單一的LQI 作為反饋調整接受增益又會造成系統穩定性較差，因此採用基於信號強度RSSI與鏈路質 量LQI綜合反饋的自動增益控制算法能得到更準確的控制增益，在節省功耗的同時獲得理 想的鏈路質量和更穩定的接收信號循環碼校驗器M用於實現循環校驗碼的檢錯糾錯。循環碼校驗器M可以採用傳 統的採用固定生成多項式係數的循環碼校驗器，但這種循環碼校驗器只能支持一種循環校 驗碼，靈活性和通用性都不強。圖7給出了循環碼校驗器M的一種優選實現方式，從圖中 可以看出，循環碼校驗器討的生成多項式係數可通過總線由處理器1按照用戶需要進行配 置。在對輸出數據包中的數據做循環校驗時，作為高8位的8位輸入數據與作為低8位的8 位0並行輸入緩存器(相當於對輸入信息碼升8階)，然後進入移位寄存器序列，與生成多項式係數進行逐位異或(相當於除以生成多項式求餘)，所得到的餘式即為監督碼元，監督 碼元與升高8階的輸入信息碼相加輸出，得到循環碼編碼後的系統碼，對輸入的數據循環 計算，最後得到整個數據包的校驗碼。對接收數據包中的數據做循環校驗時，重複上述計算 過程，得到計算出的接收數據包的校驗碼，與接收的最後幾個字節校驗碼進行比較，檢驗數 據包是否有錯誤。由於循環碼校驗器M的生成多項式係數可通過總線配置，因此能夠滿足 各種循環碼校驗的需要，可以滿足CRC-16、CRC-CCITT、CRC-12等多種循環校驗碼的校驗， 使數字基帶適用的通信標準更廣泛，靈活性更強。以上是對本發明的無線傳感器網絡節點晶片的一個實施例的說明，在另一個較佳 實施例中，如圖8所示，該晶片的數字基帶模塊5還包括有與無線射頻模塊6連接的抑制載 波洩漏單元55，該單元用於自動監測載波洩露功率，補償並抑制發射端載波洩漏。載波洩漏 一般是由於器件或工藝本身不理想造成的，本振高頻信號通過天線洩漏，與有用信號混合 在一起造成載波洩漏，載波洩漏不屬於有用信號，當它洩漏到發射機埠後會造成幹擾，影 響接收端解調效果，造成誤碼率和丟包率提高。當數字基帶模塊5具有抑制載波洩漏單元 55時，無線射頻模塊6還包括有射頻開關63，且無線射頻模塊6具有兩種工作模式，即正常 工作模式與抑制載波洩漏配製模式，兩種工作模式間的切換通過所述的射頻開關63實現。圖9示出了抑制載波洩漏單元55的結構圖，在無線射頻模塊6工作在抑制載波洩 漏配製模式下時，通過射頻開關63同時打開接收單元62和發射單元61的數據通道。由於 載波洩漏可等效為發射端IQ路存在直流分量，在接收端下變頻後會產生相應的直流分量， 幹擾基帶解調，因此，抑制載波洩漏單元陽通過對射頻解調出的基帶信號進行AD採樣551、 低通濾波552，滑動窗積分553得到接收監聽的發射信號直流強度，直流補償算法單元5M 與處理器總線相連，通過軟體程序配置其初始控制信號值，使其具有靈活的可控制性。其中 的AD採樣單元551可以採用獨立的IP單元或是通用AD晶片來實現，如採用獨立的IP單 元；低通濾波單元552和滑動窗積分單元553可以採用通用的數字格型濾波器與循環累加 器實現；直流補償算法單元5M可以採用一個ROM實現，將採樣濾波積分後得到的IQ路發 射信號直流強度的8位數據映射為控制射頻的抑制載波洩漏寄存器的補償值，反饋到射頻 發射模塊進行IQ路直流補償，達到自適應抑制載波洩漏的目的，降低了對射頻模塊性能的 要求，提高了射頻晶片成品率，降低了節點成本。從上述實施例的說明可以看出，本發明的數字基帶系統在增益控制中採用基於信 號強度RSSI與鏈路質量LQI綜合反饋的自適應門限的自動增益控制機制，達到在保證一定 通信質量的前提下降低節點誤碼率和節省功耗的目的，從而適應複雜多變的應用環境。本發明的數字基帶系統在位同步中採用自適應門限的施密特觸發器的方式進行 信號相位判決，達到避免因輸入相位頻繁跳變而造成的解調誤碼率升高的目的，降低了節 點的誤碼率。本發明的數字基帶系統中的匹配濾波器採用了對濾波器的加法器和乘法器進行 復用的設計方法，在保證線性濾波器的性能的同時達到了減少硬體資源開銷，降低成本的 目的。本發明的數字基帶系統兼容IEEE802. 15. 4通信標準，並帶有可軟體配置生成多 項式係數的循環碼校驗器，使數字基帶系統所在的晶片在通信上具有兼容其它傳感器網絡 節點晶片的通用性，並有很高的靈活性。
本發明的無線傳感器網絡節點數字基帶具有自適應抑制載波洩漏的控制模塊，可 根據自適應算法配置射頻晶片的抑制載波洩漏寄存器，從而實現對IQ路信號的直流補償， 達到自適應抑制載波洩漏的目的，降低了對射頻模塊性能的要求，提高了射頻晶片成品率， 降低節點成本。最後所應說明的是，以上實施例僅用以說明本發明的技術方案而非限制。儘管參 照實施例對本發明進行了詳細說明，本領域的普通技術人員應當理解，對本發明的技術方 案進行修改或者等同替換，都不脫離本發明技術方案的精神和範圍，其均應涵蓋在本發明 的權利要求範圍當中。
權利要求
1.一種用於無線傳感器網絡節點晶片的數字基帶系統，其特徵在於，包括基帶調製單 元(51)、基帶解調單元(5 、自動增益控制單元(5 以及循環碼校驗器(54)；其中，所述的循環碼校驗器(54)將經過校驗的待發送數據傳輸到所述的基帶調製單元 (51)，由所述的基帶調製單元(51)完成包括直接序列擴頻、延遲、數位訊號成形調製、模數 轉換在內的調製處理，然後將處理後的數據發送出去；所述的基帶解調單元(5 對接收到的數據做包括模數轉換、解擴頻、最佳相干解調、 位同步抽樣判決在內的解調處理，然後將處理後的數據傳輸到所述的循環碼校驗器(54) 做數據校驗；所述的自動增益控制單元(5 根據數據接收過程中的信號強度RSSI以及鏈路質量 LQI調整增益判決門限，從而實現對發射增益和接收增益的控制。
2.根據權利要求1所述的用於無線傳感器網絡節點晶片的數字基帶系統，其特徵在 於，還包括用於自動監測載波洩露功率，補償並抑制發射端載波洩漏的抑制載波洩漏單元 (55)；該單元與外部的發射端連接。
3.根據權利要求1或2所述的用於無線傳感器網絡節點晶片的數字基帶系統，其特徵 在於，所述的基帶調製單元(51)包括直接序列擴頻模塊(511)、延遲模塊(512)、0-QPSK數 字調製模塊(513)以及第一數模轉換模塊(514)、第二數模轉換模塊(515)；其中，所述的直接序列擴頻模塊(511)根據直接序列擴頻編碼表對所要發送的數據做擴頻 編碼，並將擴頻編碼後的數據轉換成I、Q兩路串行數據；所述的延遲模塊(51 延遲Q路數 據；所述的I、Q兩路串行數據都在所述的O-QPSK數字調製模塊(513)中做成形調製，然後 分別在所述的第一數模轉換模塊(514)和第二數模轉換模塊(515)中做模數轉換。
4.根據權利要求3所述的用於無線傳感器網絡節點晶片的數字基帶系統，其特徵在 於，所述的O-QPSK數字調製模塊(513)採用兩個分別保存有正弦和餘弦的波形碼錶的ROM 存儲器實現。
5.根據權利要求1或2所述的用於無線傳感器網絡節點晶片的數字基帶系統，其特徵 在於，所述的基帶解調單元(5 包括第一模數轉換模塊(521)、第二模數轉換模塊(522)、 第一匹配濾波器模塊(523)、第二匹配濾波器模塊(5M)、第三匹配濾波器模塊(525)、第四 匹配濾波器模塊(5 )、第一位同步模塊(527)、第二位同步模塊(5 )以及擴頻解調模塊 (529)；其中，所述的第一模數轉換模塊(521)、第二模數轉換模塊(52 分別將接收到的模擬波形 信號的I路信號和Q路信號轉換成波形電平數位訊號；所述的第一匹配濾波器模塊(523)、 第二匹配濾波器模塊(5M)、第三匹配濾波器模塊(525)、第四匹配濾波器模塊(526)分別 對信號做濾波操作，消除接收信號的碼間串擾並對其進行最佳相干解調；濾波後的信號經 積分、比較後得到判決時刻的輸出信號，然後通過所述的第一位同步模塊(527)、第二位同 步模塊(528)提取抽樣判決脈衝進行採樣判決，輸出解調結果到擴頻解調模塊(5 )；所述 的擴頻解調模塊(529)將接收到的經過擴頻調製的片碼解碼為數據碼流，同時得到鏈路質 量LQI值；經過前述濾波後的信號的強度RSSI以及鏈路質量LQI值被傳輸到所述自動增益 控制模塊(53)。
6.根據權利要求5所述的用於無線傳感器網絡節點晶片的數字基帶系統，其特徵在 於，所述的第一匹配濾波器模塊(523)、第二匹配濾波器模塊(5M)、第三匹配濾波器模塊(525)、第四匹配濾波器模塊(526)採用電路復用實現，通過高頻時鐘驅動，將一個時鐘周 期完成的計算量分為數個時鐘周期完成，將並行的大量組合邏輯電路分為少量時序邏輯電路。
7.根據權利要求5所述的用於無線傳感器網絡節點晶片的數字基帶系統，其特徵在 於，所述的第一位同步模塊(527)、第二位同步模塊(528)採用了自適應門限的施密特觸發 器進行信號相位判決；其中，當本次相位判決輸出1時，只有在所述匹配濾波器輸出信號大於所述門限時，下一次 輸出才為0，否則輸出1 ；當本次相位判決輸出0時，只有在所述匹配濾波器輸出信號小於門 限時，下一次輸出才為1，否則輸出0。
8.根據權利要求7所述的用於無線傳感器網絡節點晶片的數字基帶系統，其特徵在 於，所述的自適應門限的施密特觸發器中的門限值根據信號強度RSSI自適應調整，同時根 據信道環境來動態地配置判決係數。
9.根據權利要求1或2所述的用於無線傳感器網絡節點晶片的數字基帶系統，其特徵 在於，自動增益控制單元(53)的增益判決門限為LQI與RSSI的最大值的(k_l)/k，其中的 k表示判決係數；所述自動增益控制單元(5 在實現增益控制的過程中存在四種狀態初始狀態、鎖定 狀態、增加增益狀態、降低增益狀態；其中，在任何狀態下，當LQI小於其最大值的(k-l)/k 且RSSI小於其最大值的(k-l)/k，從當前狀態進入增加增益狀態；在任何狀態下，當LQI小 於其最大值的(k_l)/k且RSSI大於其最大值的(k-l)/k，從當前狀態進入降低增益狀態; 在任何狀態下，當LQI大於其最大值的(k-l)/k時進入鎖定狀態；當LQI和RSSI的值都大 於它們各自的歷史記錄值，就會從鎖定狀態中跳出，把相應值存入最大值寄存器，然後進入 初始狀態，重新進行增益調整，直到鎖定狀態。
10.根據權利要求9所述的用於無線傳感器網絡節點晶片的數字基帶系統，其特徵在 於，自動增益控制單元(53)的門限初始值、增益初始值以及判決係數k都有用戶設定。
11.根據權利要求1或2所述的用於無線傳感器網絡節點晶片的數字基帶系統，其特徵 在於，所述循環碼校驗器(54)的生成多項式係數根據用戶需要進行配置。
12.根據權利要求2所述的用於無線傳感器網絡節點晶片的數字基帶系統，其特徵在 於，所述的抑制載波洩漏模塊(5 包括AD採樣單元(551)、低通濾波單元(552)、滑動窗積 分單元(553)以及直流補償算法單元(554)；基帶信號依次經由所述的AD採樣單元(551) 做AD採樣、低通濾波單元(552)做低通濾波以及滑動窗積分單元(553)做積分後，得到發 射信號直流強度，由直流補償算法單元654)根據這一發射信號直流強度生成用於抑制載 波洩漏的補償值。
13.一種用於無線傳感器網絡節點的晶片，其特徵在於，包括權利要求1-11之一所述 的數字基帶系統。
全文摘要
本發明提供一種用於無線傳感器網絡節點晶片的數字基帶系統，包括基帶調製單元、基帶解調單元、自動增益控制單元以及循環碼校驗器；其中，循環碼校驗器將經過校驗的待發送數據傳輸到基帶調製單元，由基帶調製單元完成包括直接序列擴頻、延遲、數位訊號成形調製、模數轉換在內的調製處理，然後將處理後的數據發送出去；基帶解調單元對接收到的數據做包括模數轉換、解擴頻、最佳相干解調、位同步抽樣判決在內的解調處理，然後將處理後的數據傳輸到所述的循環碼校驗器做數據校驗；自動增益控制單元根據數據發送或接收過程中的信號強度RSSI以及鏈路質量LQI調整增益判決門限，從而實現對發射增益和接收增益的控制。
文檔編號H04W84/18GK102045133SQ200910236528
公開日2011年5月4日 申請日期2009年10月23日 優先權日2009年10月23日
發明者崔莉, 王 義, 趙澤, 陸世龍 申請人:中國科學院計算技術研究所