可編程存儲器的製造方法

2023-05-15 03:26:31

可編程存儲器的製造方法
【專利摘要】本發明提供一種可編程存儲器。可編程存儲器具有選擇電晶體，其包括柵、源和漏極。反熔絲器件被連接至選擇電晶體的漏極區域。反熔絲器件包括漏極區域上部襯底上的電介質層，電介質層上的多晶矽層，以及與漏極區域相接觸的反熔絲電極線。當選擇電晶體被接通且通過反熔絲線施加高電壓時，電介質層被擊穿且反熔絲器件被編程。
【專利說明】可編程存儲器
[0001]相關申請的交叉引用
[0002]本申請根據35U.S.C.119和35U.S.C.365的規定主張韓國專利申請號10-2013-0105941(申請日:2013年9月4日)的優先權，其通過引用以其整體併入在此。

【技術領域】
[0003]本公開涉及一種一次可編程存儲器，且更確切地，涉及一種配置成使能夠容易將反熔絲器件電介質擊穿的存儲裝置。

【背景技術】
[0004]到現在為止，反熔絲器件已被用於製造互補金屬氧化物半導體(CMOS) —次可編程(OTP)非易失性存儲器。反熔絲器件通常起到與熔絲相反的作用。在正常狀態下，反熔絲是開放電路。當高電壓被施加於反熔絲時，其中電介質材料被擊穿，反熔絲將電路閉合。使用反熔絲的上述兩種狀態可以實現一次可編程只讀存儲器(ROM)。
[0005]圖1是根據本發明實施例的示例存儲單元的電路圖。
[0006]圖1中的存儲單元是一次可編程(OTP)只讀存儲器(ROM)裝置，其在存儲器電晶體12的柵極的氧化物被擊穿時存儲數據。配置成選擇相應單元和存儲器電晶體12的選擇電晶體10被連接至有源區域。
[0007]在編程時通過向位線施加高電壓並接通選擇電晶體10以允許一個結(junct1n)偏置接地，高電位被施加至存儲器電晶體12中的電介質層，相應地，存儲器電晶體12中的電介質層被擊穿。
[0008]然而，由於此相關技術通過高電壓接通選擇電晶體10以將其連接至接地，該編程較複雜。此外，由於反熔絲是通過擊穿存儲器電晶體12的結重疊區域中的電介質層來接通，大量的電流可能洩露至襯底。


【發明內容】

[0009]本發明的實施例提供一種存儲器裝置，其中通過接觸區域施加高電壓，可產生穩定的電介質擊穿和/或反熔絲。
[0010]根據本發明的某些實施例，可編程存儲器包括:選擇電晶體，其包括柵、源和漏極區域，以及連接至選擇電晶體的漏極區域的反熔絲器件，其中反熔絲器件包括漏極區域上表面上的電介質層、電介質層上的多晶矽層以及聯接至漏極區域和/或與漏極區域相接觸的第一電極。
[0011]當選擇電晶體被接通且反熔絲器件被編程時，通過向第一電極和/或反熔絲線施加高電壓，電介質被擊穿。
[0012]一個或多個實施例的詳情由附圖和下述說明呈現。其他特徵將從說明、附圖以及權利要求中顯而易見。

【專利附圖】

【附圖說明】
[0013]圖1是相關技術存儲器單元的電路圖。
[0014]圖2是顯示根據本公開的一個或多個實施例的示例可編程存儲器的截面結構的視圖。
[0015]圖3是根據本公開實施例的示例存儲器的單元電路圖。
[0016]圖4是顯示根據本公開的一個或多個實施例的示例可編程存儲器的平面結構的視圖。
[0017]圖5是顯示根據本公開實施例的示例可編程存儲器的陣列配置的視圖。

【具體實施方式】
[0018]現在將詳細地參考本發明的一些實施例，其範例在附圖中示出。
[0019]根據一個或多個實施例的可編程裝置將參照附圖予以詳細說明。然而，本發明可以體現為許多不同的形式且不應被解釋為限於此處所列明的實施例，相反，可以通過增加、替換和修改而容易得出落入本公開實質和範圍內的替代性實施例，且能完全向本領域的技術人員傳遞本發明的概念。
[0020]圖2是顯示根據本公開的一個或多個實施例的示例可編程陣列的截面結構的視圖，且圖3根據本公開實施例的示例存儲器的單元電路圖，圖4是顯示根據本公開的一個或多個實施例的示例可編程存儲器的平面結構的視圖，且圖5是顯示根據本公開的一個或多個實施例的示例可編程陣列的陣列配置圖。
[0021]以下說明中，術語「M0S」用於指場效應電晶體(FET)、金屬絕緣半導體(MIS)電晶體、半電晶體、電容器以及可編程存儲器的單元的所有結構。根據本公開的實施例，可編程存儲器的單元可包括一個電晶體和一個電容器，且電晶體和電容器被分別稱為選擇電晶體和反熔絲器件。
[0022]根據本公開的實施例的示範存儲器結構參照圖2和圖3進行說明。在圖2中示出了 NMOS型存儲器裝置，但根據一個或多個實施例，PMOS型的存儲器裝置也可用於在襯底上(其中注入N型雜質)形成選擇電晶體和反熔絲器件。
[0023]參考圖2和3，在NMOS型存儲器裝置的情況下，襯底100 (其中被注入p型雜質)包括源極區域101 (其中被注入η型雜質)和漏極區域102 (其中被注入η型雜質)，源極區域101被配置成第一擴散區，漏極區域102被配置成第二擴散區。此外，儘管未在附圖中示出，源極區域101和漏極區域102還可包括輕摻雜漏區(LDD)結構。
[0024]此外，選擇電晶體110 (圖4)被配置成將位線(如，BL或Vj連接至反熔絲器件(ant1-fuse device) 120o選擇電晶體110還包括電介質層111 (如,柵氧化層)和配置成柵電極的多晶矽層112。可選地，選擇線(如，Vse)被電連接至柵電極112，其可與源極區域101和漏極區域102部分重疊。
[0025]另外，反熔絲器件120在漏極區域102的上面或上方，並且包括電介質層121和電介質層121上的多晶矽層122，電介質層121在編程時被擊穿，多晶矽層122電連接至反熔絲控制線(如，Vaf)。反熔絲器件120可包括半電晶體或電容器，其中多晶矽電極122的成分、厚度和擊穿電壓與多晶矽層112相同，且電容器電介質層121與柵氧化層111具有大體相同的成分以及相同或相似的厚度。反熔絲器件120和選擇電晶體110可共有被配置成擴散區的漏極區域102。漏極區域102可與反熔絲觸點140 (contact)(圖4)相接觸，反熔絲觸點140可以是反熔絲編程線(Vafc)和/或電壓，或者可以連接至反熔絲編程線(Vafc)和/或電壓P8。反熔絲觸點140和/或漏極區域102被配置成反熔絲器件120的底電極編程端子。
[0026]儘管未在附圖中示出，多晶矽層112和122的兩偵彳可有側壁間隔件(spacers)。可以應用如薄摻雜層的擴散或擴散區域和柵極區域的摻矽等CMOS處理步驟。另外，在漏極區域102的一側可有P型雜質摻雜區103，該P型雜質摻雜區103可與襯底偏壓電源線和/或電壓Vsub相接觸以施加襯底電壓。P型區域101和103可同時形成。
[0027]尤其地，與漏極區域102相接觸的反熔絲編程(VAF。)線被配置成選擇性提供用於擊穿反熔絲器件120的電介質層121的高電壓。當高電壓被施加至位線(V&)用於編程時，額外的電壓也可通過擴散區102和/或反熔絲觸點140(或Vaf。線)被施加。根據某些實施例，反熔絲器件120的電介質層121的擊穿僅可通過擴散區102和/或VArc線開始。在此，連接至反熔絲器件的VArc線也可被稱為反熔絲電極線。
[0028]現在對根據本公開的一次可編程存儲器裝置的編程操作進行說明。
[0029]編程時，OV(如，接地電壓)被施加於反熔絲觸點140且高電壓被施加於Vafc線和/或多晶矽層122，從而在反熔絲電介質層121上形成高電壓差(即，高於電介質層121的擊穿電壓)並擊穿電介質層121。此時，OV被施加於選擇電晶體以將選擇電晶體截止，且VBl電極線(即位線)被接地或被浮置以防止或禁止電流流動。
[0030]在此情況下，由於無需通過與源極區域101相接觸的V&線施加電壓，與向V&線施加高電壓時相比，洩漏至襯底的電流量可極大地或實質性地減少。
[0031]根據某些實施例，編程時高電壓被施加於反熔絲編程(如，Vafc)線且預定的電壓被施加於Vse線和/或選擇柵極112。選擇電晶體被接通，且OV被施加於位線(如，線)。接地電壓或OV也被施加於Vaf線和/或上部反熔絲電極122，這可導致電流從觸點140流經反熔絲電介質121和/或反熔絲電介質121上產生高電壓差，以使得能夠擊穿電介質層121。
[0032]圖5顯示根據本發明實施例的示例存儲器陣列配置。根據圖5，通過向Vse線和線施加電壓可選擇用於編程的單元區。
[0033]此外，通過擊穿指定單元區中電容器(如，反熔絲器件)的氧化層(如，電介質層)並通過編程(如，VArc)線向反熔絲區域施加高電壓，反熔絲器件可用作電阻器。當單元區5A和5B (圖5中示出的8個單元中)中的各個反熔絲器件的電介質層被擊穿時，僅有相應的兩個單元的反熔絲器件(如，電容器)用作電阻器。其他單元中，電容器仍作為電容器。例如，為了讀取已編程的存儲器裝置，當選擇電晶體110被接通時(如，通過向Vse線施加預定電壓並向Vaf線和V線施加預定電壓)，電流僅流經已編程單元5A和5B。因此，讀取的值為「O」。此外，對於其他單元區而言，由於反熔絲器件未用作電阻器，沒有電流流過。因此，讀取的值為「I」。
[0034]根據本發明實施例，可通過在反熔絲電晶體結構上增加與漏極區域(其可為擴散區)相接觸的線來實現存儲器裝置。相應地，可以進行精確編程而無需擴大微製作裝置結構的面積。
[0035]另外，由於反熔絲器件的柵氧化層可通過接觸擴散區直接擊穿，編程操作可以簡單且精確。
[0036]本說明書中對「一個實施例」、「某個實施例」、「示例實施例」等的參照意在表明針對所述實施例描述的具體特徵、結構或特性包括在本發明的至少一個實施例中。說明書中不同地方出現的上述措辭不一定都指的是同一實施例。此外，在結合任一實施例對特定的特徵、結構或特性進行描述時，應理解的是在本領域技術人員的知識範圍內可以結合其他實施例來改變此特徵、結構或特性。
[0037]儘管實施例已通過參照其數個示意實施例來說明，應理解為本領域的技術人員在本公開原理的實質和範圍內，可以想出很多其他修改和實施例。更確切地說，可以在本說明書、附圖和所附權利要求的範圍內對所述主題組合構造的組成部件和/或構造作出多種變型和修改。除了對組成部件和/或構造的變型和修改之外，替代性使用對於本領域的技術人員而目也是顯而易見的。
【權利要求】
1.一種可編程存儲器，包括: 選擇電晶體，其包括柵極區域、源極區域和漏極區域；以及 反熔絲器件，其連接至所述選擇電晶體的所述漏極區域， 其中，所述反熔絲器件包括在所述漏極區域上表面上的電介質層，在所述電介質層上的多晶矽層，以及與所述漏極區域接觸的第一電極。
2.如權利要求1所述的可編程存儲器，其中在向所述第一電極施加高電壓並接通所述選擇電晶體時，所述電介質層被擊穿。
3.如權利要求1所述的可編程存儲器，還包括與所述源極電接觸的位線，且在向所述位線和所述第一電極施加高電壓且接通所述選擇電晶體時，所述電介質層被擊穿。
4.如權利要求1所述的可編程存儲器，其中所述選擇電晶體和所述反熔絲器件共用所述漏極區域。
5.如權利要求1所述的可編程存儲器，其中所述選擇電晶體的所述柵極包括多晶矽層，且所述選擇電晶體在所述柵極與包括所述源極和所述漏極區域的襯底之間還包括柵氧化層。
6.如權利要求5所述的可編程存儲器，其中所述反熔絲器件的所述多晶矽層與所述柵極具有相同的成分和相同的厚度。
7.如權利要求1所述的可編程存儲器，其中所述漏極區域包括反熔絲接觸區且所述可編程存儲器還包括在所述反熔絲接觸區和編程線之間的觸點。
8.如權利要求7所述的可編程存儲器，其中所述編程線、所述反熔絲觸點以及所述漏極區域被配置成向所述反熔絲器件提供編程電壓和/或電流。
9.如權利要求8所述的可編程存儲器，還包括位線，其被配置成從所述反熔絲器件傳送電壓，其中所述選擇電晶體電連接至所述位線。
10.如權利要求1所述的可編程存儲器，其中所述源極被配置為具有第一導電型的第一擴散區。
11.如權利要求10所述的可編程存儲器，其中所述漏極區域被配置為具有第二導電型的第二擴散區。
12.—種可編程存儲器陣列，包括權利要求1所述的可編程存儲器和多個額外的基本相同的可編程存儲器，它們成行成列地彼此電連接。
13.一種製備可編程存儲器的方法，包括: 在具有第一導電型雜質的襯底中形成具有第一導電型雜質的源極和具有第二導電型雜質的漏極區域； 在所述襯底上形成電介質層； 在所述電介質層上形成多晶矽層； 對所述多晶矽層和所述電介質層圖案化以形成(i)與所述源極和所述漏極區域重疊的選擇電晶體的柵電極和(ii)所述漏極區域上方的反熔絲器件的電極。
14.如權利要求13所述的方法，還包括在所述漏極區域的一側的襯底中形成雜質摻雜區，其被配置成向所述襯底施加偏壓。
15.如權利要求13所述的方法，還包括形成電連接至所述漏極區域的觸點。
16.一種可編程存儲器的編程方法，包括: 向反熔絲器件的反熔絲接觸區或多晶矽上部電極二者之一施加相對高的電壓，所述反熔絲器件還包括(i)漏極區域上表面上的電介質層，其電連接至選擇電晶體和所述反熔絲接觸區，和(ii)所述電介質層上的所述多晶矽上部電極；且 向所述反熔絲器件的所述反熔絲接觸區或多晶矽上部電極二者中的另外一個施加接地電壓以擊穿所述反熔絲器件的所述電介質層。
17.如權利要求16所述的方法，其中所述相對高的電壓被施加於所述反熔絲接觸區，接地電壓被施加於所述多晶矽上部電極，且所述選擇電晶體被接通。
18.如權利要求16所述的方法，其中所述相對高的電壓被施加於所述多晶矽上部電極，接地電壓被施加於所述反熔絲接觸區，且所述選擇電晶體被截止。
【文檔編號】H01L27/115GK104425513SQ201410448719
【公開日】2015年3月18日 申請日期:2014年9月4日 優先權日:2013年9月4日
【發明者】南相釪 申請人:東部Hitek株式會社