單fpga電路架構的紅外焦平面成像系統的製作方法
2023-05-05 07:34:06
專利名稱：單fpga電路架構的紅外焦平面成像系統的製作方法
技術領域：
本實用新型涉及一種紅外焦平面成像系統，具體是一種單FPGA 電路架構的紅外焦平面成像系統。二、 背景技術-在紅外焦平面成像系統中，由於圖像需要經過積分，AD轉換和 均勻性校正等的處理，目前普遍使用的是現場可編程門陣列FPGA+ 數位訊號處理器DSP的系統構架形式實現上述功能，這就造成紅外 成像電路需要多塊電路板組成，隨之帶來圖像處理延時、功耗增加、 電路板尺寸加大、電磁兼容性等問題，在對圖像的實時性、電路尺 寸及電磁兼容有嚴格限制的使用環境下，尤其是軍工產品，上述問 題尤為突出，必須進行改進和控制。三、 實用新型內容 '本實用新型的目的在於提供一種簡單高效的紅外成像FPGA電路 架構，從而實現紅外焦平面成像系統實時、準確的成像。為實現上述目的，本實用新型提供了一種單FPGA電路構架的紅 外焦平面成像系統，它包括紅外鏡頭、焦平面探測器、FPGA晶片以 及圖像存儲設備和圖像顯示設備，紅外鏡頭獲取的紅外輻射線被焦 平面探測器接收並轉換成電信號，FPGA晶片與焦平面探測器連接將 電信號進行處理並在圖像顯示設備上還原成清晰的可見光圖像，圖 像存儲設備與FPGA晶片連接用於存儲數據，其特徵是所述FPGA
晶片上包括有內嵌式CPU、控制器和紅外成像解碼器，控制器和CPU 連接控制其工作,CPU與紅外成像解碼器連接將焦平面探測器送來的數據進行圖像運算後再由紅外成像解碼器解碼並在圖像顯示設備上電路板尺寸小於等於50ramX70mm，印製板的層數控制在12層以內。本實用新型由於採用了高集成度的單塊FPGA邏輯晶片，所需的 電路板和外圍電路大幅減少，系統結構小型化，功耗可以降低40%， 圖像處理的效率更高，速度更快，滿足一些特殊場合的需要，電磁兼 容性的問題亦可以得到很好的控制。四、
圖l是本實用新型的原理圖； 圖2是FPGA邏輯處理主電路圖； 圖3是FLASH和FPGA連接圖； 圖4是內存SDRAM和FPGA連接圖。五具體實施方式
如圖1所示，本實用新型所述的單FPGA電路構架的紅外焦平面 成像系統，包括紅外鏡頭、焦平面探測器、FPGA晶片以及圖像存儲設 備和圖像顯示設備，紅外鏡頭獲取的紅外輻射線被焦平面探測器接收 並轉換成電信號，FPGA晶片與焦平面探測器連接將電信號進行處理並 在圖像顯示設備上還原成清晰的可見光圖像，圖像存儲設備與FPGA 晶片連接用於存儲數據。本實施例採用一塊ALTERA公司的EP2C系列
FPGA邏輯電路晶片，其內嵌了處理器，僅需一些簡單的外圍器件和電 源就可以實時對紅外圖像進行非均勻性校正和瞎元補償處理，使得紅 外圖像的運算、處理在一塊晶片內全部完成，並且兼容160X120、 320X240、 388X284、 640X480解析度的紅外圖像格式，實際使用的電 路板層數可控制在12層內，印製板尺寸可以在50mmX70mm內實現。 FPGA晶片上還包括控制器和紅外成像解碼器，控制器和CPU連接控制 其工作，CPU與紅外成像解碼器連接將焦平面探測器送來的數據進行 圖像運算後再由紅外成像解碼器解碼並在圖像顯示設備上顯示。圖2 是FPGA邏輯處理主電路圖；圖3是FLASH和FPGA連接圖；圖4是內 存SDRAM和FPGA連接圖。本實用新型的具體實施步驟包括a、 選取合適的FPGA晶片b、 依據所選取的晶片完成硬體外圍和相關電路設計c、 在50mmX70mm面積上完成電路板布線設計，板層數控制在 12層以內。d、 編寫的軟體完成多規格解析度紅外圖像輸入兼容，圖像均 勻性，操作人機界面等軟體功能的設計
權利要求1、一種單FPGA電路構架的紅外焦平面成像系統，它包括紅外鏡頭、焦平面探測器、FPGA晶片以及圖像存儲設備和圖像顯示設備，紅外鏡頭獲取的紅外輻射線被焦平面探測器接收並轉換成電信號，FPGA晶片與焦平面探測器連接將電信號進行處理並在圖像顯示設備上還原成清晰的可見光圖像，圖像存儲設備與FPGA晶片連接用於存儲數據，其特徵是所述FPGA晶片上包括有內嵌式CPU、控制器和紅外成像解碼器，控制器和CPU連接控制其工作，CPU與紅外成像解碼器連接將焦平面探測器送來的數據進行圖像運算後再由紅外成像解碼器解碼並在圖像顯示設備上顯示。
2、 根據權利要求1所述的單FPGA電路構架的紅外焦平面成像 系統，其特徵是電路板尺寸小於等於50ramX70mm，印製板的層數控 制在12層以內。
專利摘要本實用新型公開了一種單FPGA電路構架的紅外焦平面成像系統，它包括紅外鏡頭、焦平面探測器、FPGA晶片以及圖像存儲設備和圖像顯示設備，其FPGA晶片上包括有內嵌式CPU、控制器和紅外成像解碼器，控制器和CPU連接控制其工作，CPU與紅外成像解碼器連接將焦平面探測器送來的數據進行圖像運算後再由紅外成像解碼器解碼並在圖像顯示設備上顯示。由於採用了高集成度的單塊FPGA邏輯晶片，所需的電路板和外圍電路大幅減少，系統結構小型化，功耗可以降低40％，圖像處理的效率更高，速度更快，滿足一些特殊場合的需要，電磁兼容性的問題亦可以得到很好的控制。
文檔編號H04N5/33GK201054661SQ200720038148
公開日2008年4月30日 申請日期2007年6月1日 優先權日2007年6月1日
發明者翔 李 申請人:南京國業科技有限公司