三維晶片堆疊件及其形成方法
2023-05-05 06:27:31
三維晶片堆疊件及其形成方法
【專利摘要】一種三維晶片堆疊件包括：接合至第二晶片的第一晶片以在它們之間形成接合的互連件。接合的互連件包括：位於第一晶片的第一襯底上方的第一導電柱、位於第二晶片的第二襯底上方的第二導電柱和介於第一導電柱和第二導電柱之間的接合結構。接合結構包括鄰近第一導電柱的第一IMC區域、鄰近第二導電柱的第二IMC區域和介於第一IMC區域和第二IMC區域之間的金屬化層。本發明還公開了三維晶片堆疊件的形成方法。
【專利說明】三維晶片堆疊件及其形成方法
【技術領域】
[0001]本發明一般地涉及半導體【技術領域】，更具體地，涉及三維晶片堆疊件及其形成方法。
【背景技術】
[0002]在嘗試進一步增加電路密度的過程嘗試中，已經對三維集成電路(3DIC)進行了研究。在3DIC的典型形成工藝中，兩個晶片接合在一起，且在襯底上的每一個晶片和接觸焊盤之間形成電連接。例如，可以通過將一個晶片附接在另一個晶片的頂部上來完成接合兩個晶片。然後，將堆疊式晶片接合至載體襯底，且接合引線將每一個晶片上的接觸焊盤電連接至載體襯底上的接觸焊盤。然而，這需要載體襯底大於晶片，以用於引線接合。最近的嘗試更多地集中於倒裝晶片互連件和導電球/凸塊的使用以在晶片和下方的襯底之間形成連接，從而允許在相對較小的封裝件中實現高布線密度。傳統晶片堆疊所使用的焊料接點包括焊料、助焊劑和底部填充物。所有這些工藝在間距、接點高度和助焊劑殘留物上均具有缺陷和局限性。
【發明內容】
[0003]為了解決現有技術中所存在的缺陷，根據本發明的一方面，提供了一種三維晶片堆疊件，包括:第一晶片，包含第一襯底；和第二晶片，包含第二襯底；其中，所述第一晶片接合至所述第二晶片以在所述第一襯底和所述第二襯底之間形成接合的互連件，所述接合的互連件包括:位於所述第一襯底上方的第一導電柱、位於所述第二襯底上方的第二導電柱、及介於所述第一導電柱和所述第二導電柱之間的接合結構；以及所述接合結構包括:鄰近所述第一導電柱的第一金屬間化合物(MO區域、鄰近所述第二導電柱的第二 MC區域及介於所述第一 IMC區域和所述第二 IMC區域之間的金屬化層。
[0004]在該三維晶片堆疊件中，所述金屬化層包括銅層。
[0005]在該三維晶片堆疊件中，所述第一 MC區域包括銅和錫。
[0006]在該三維晶片堆疊件中，所述第二 MC區域包括銅和錫。
[0007]在該三維晶片堆疊件中，所述第一導電柱包括銅柱。
[0008]在該三維晶片堆疊件中，所述第一導電柱包括位於所述銅柱上的金屬覆蓋層。
[0009]在該三維晶片堆疊件中，所述金屬覆蓋層包括鎳層。
[0010]在該三維晶片堆疊件中，所述第一 MC區域包括銅、錫和鎳。
[0011 ] 在該三維晶片堆疊件中，所述第二導電柱包括銅柱。
[0012]在該三維晶片堆疊件中，所述第二導電柱包括位於所述銅柱上的金屬覆蓋層。
[0013]在該三維晶片堆疊件中，所述金屬覆蓋層包括鎳層。
[0014]在該三維晶片堆疊件中，所述第二 MC區域包括銅、錫和鎳。
[0015]根據本發明的另一方面，提供了一種形成三維晶片堆疊件的方法，包括:在第一半導體襯底上形成第一凸塊結構，其中，所述第一凸塊結構包括:第一導電柱和位於所述第一導電柱的頂部上的第一焊料層；在第二半導體襯底上形成第二凸塊結構，其中，所述第二凸塊結構包括:第二導電柱、位於所述第二導電柱的頂部上的第二焊料層及位於所述第二焊料層上的金屬化層；將所述第一凸塊結構附接至所述第二凸塊結構；以及實施熱回流工藝以在所述第一導電柱和所述金屬化層之間形成第一金屬間化合物(IMC)區域，並且在所述第二導電柱和所述金屬化層之間形成第二 IMC區域。
[0016]在該方法中，所述金屬化層包括銅層，並且所述第一 IMC區域包括銅和錫。
[0017]在該方法中，所述第一導電柱包括銅柱。
[0018]在該方法中，所述第一導電柱包括位於所述銅柱和所述第一焊料層之間的金屬覆蓋層。
[0019]在該方法中，所述金屬覆蓋層包括鎳層。
[0020]該方法進一步包括:在將所述第一凸塊結構附接至所述第二凸塊結構之前，將所述第一焊料層形成為半球形焊料層。
[0021]根據本發明的又一方面，提供了一種形成三維晶片堆疊件的方法，包括:接收包括在第一半導體襯底上所形成的第一凸塊結構的第一晶片，其中，所述第一凸塊結構包括第一導電柱和位於所述第一導電柱的頂部上的第一焊料層；接收包括位於第二半導體襯底上的第二凸塊結構的第二晶片，其中，所述第二凸塊結構包括第二導電柱、位於所述第二導電柱的頂部上的第二焊料層、和位於所述第二焊料層上的金屬化層；以及通過將所述第一凸塊結構附接至所述第二凸塊結構來將所述第一晶片接合至所述第二晶片；其中，在所述第一導電柱和所述金屬化層之間形成包括銅和錫的第一金屬間化合物(IMC)區域，並且在所述第二導電柱和所述金屬化層之間形成包括銅和錫的第二 IMC區域。
[0022]在該方法中，所述金屬化層包括銅層。
【專利附圖】
【附圖說明】
[0023]圖1至圖4是根據至少一個實施例在第一晶片上製造第一凸塊結構的各個階段的截面圖；
[0024]圖5至圖6是根據至少一個實施例在第二晶片上製造第二凸塊結構的各個階段的截面圖；
[0025]圖7至圖10是根據各個實施例通過將第一凸塊結構附接至第二凸塊結構來接合第一晶片和第二晶片的各個階段的截面圖；
[0026]圖11至圖13是根據至少一個實施例通過將具有半球形焊料層的第一凸塊結構附接至第二凸塊結構來接合第一晶片和第二晶片的各個階段的截面圖。
【具體實施方式】
[0027]應當理解，以下公開內容提供了多個不同的實施例或實例以實施各個實施例的不同特徵。以下描述了部件和布置的具體實例，以簡化本發明。然而，本發明可以以各種不同的形式實現並且不應被解釋為僅限於本文中所闡述的實施例；相反，提供這些實施例以使本說明書深入和完整，並且將本發明的內容充分地傳達給本領域內普通技術人員。然而，很明顯，沒有這些具體細節，也可以實踐一個或多個實施例。
[0028]在附圖中，為了清楚起見，放大了層和區域的厚度和寬度。附圖中相似的參考標號表示相似的元件。附圖中示出的元件和區域實際上是示意性的，因此圖中示出的相對尺寸或間隔不旨在限制本發明的範圍。
[0029]圖1至圖4是根據至少一個實施例在第一晶片上製造第一凸塊結構的各個階段的截面圖。
[0030]參考圖1，第一晶片100包括在半導體集成電路製造中使用的第一半導體襯底10A,並且可以在其中和/或在其上形成集成電路。將第一半導體襯底1A限定為意指包括半導體材料的任意結構，包括半導體材料的任何結構包括但不限於塊狀矽、半導體晶圓、絕緣體上矽(SOI)襯底或矽鍺襯底。也可以使用包含III族、IV族、和V族元素的其他半導體材料。第一半導體襯底1A還可以包括多個隔離部件(未示出)，諸如淺溝槽隔離(STI)部件或局部矽氧化(LOCOS)部件。可以在第一半導體襯底1A中形成的各種微電子元件的實例包括電晶體(例如，金屬氧化物半導體場效應電晶體(M0SFET)、互補金屬氧化物半導體(CMOS )電晶體、雙極結型電晶體(BJT )、高壓電晶體、高頻電晶體、P溝道和/或N溝道場效應電晶體(PFET/NFET)等)、電阻器、二極體、電容器、電感器、熔絲和其他合適的元件。實施包括沉積、蝕刻、注入、光刻、退火和其他合適的工藝的各種工藝以形成各種微電子元件。對微電子元件進行互連以形成集成電路器件，諸如邏輯器件、存儲器件(例如，靜態隨機存取存儲器或SRAM)、射頻(RF)器件、輸入/輸出(I/O)器件、晶片上系統(SoC)器件、它們的組合和其他合適類型的器件。第一半導體襯底1A還包括位於微電子元件上方的層間介電層(未不出)和金屬線(未不出)。層間介電層和金屬化結構包括低k介電材料、未摻雜的娃酸鹽玻璃(USG)、氮化矽、氮氧化矽或其他常用的材料。低k介電材料的介電常數(k值)可以小於約3.9，或小於約2.8。介電層中的金屬線可以由銅或銅合金形成。
[0031]圖1還示出了在第一半導體襯底1A上所形成的第一凸塊下金屬化(metallurgy)(UBM)層12A。在一些實施例中，第一 UBM層12A包含第一層和第二層的堆疊件。第一層也稱為擴散阻擋層或粘合層，該第一層通過物理汽相沉積(PVD)或濺射由鈦、鉭、氮化鈦、氮化鉭等形成。將第一層沉積為介於約500埃至2000埃的範圍內的厚度，在一些實施例中，例如，將第一層沉積為約1000埃的厚度。第二層是通過物理汽相沉積(PVD)或濺射所形成的銅晶種層。第二層可以由包括銀、鉻、鎳、錫、金或它們的組合的銅合金形成。將第二層沉積為介於約500埃至10000埃的範圍內的厚度，在一些實施例中，例如，將第二層沉積為約5000埃的厚度。在至少一個實施例中，第一 UBM層12A包含Ti層和Cu層。
[0032]為了形成柱狀凸塊，掩模層14被設置在第一 UBM層12A上並且例如通過曝光、顯影和/或蝕刻對其進行圖案化以具有開口 15，使得暴露出第一 UBM層12A的一部分。在實施例中，掩模層14是幹膜,並且可以由有機材料形成。在可選實施例中，掩模層14由光刻膠形成。該掩模層14的厚度可以大於約5 μ m，或者甚至介於約10 μ m和約120 μ m之間。
[0033]如圖2所示，然後用導電材料層(在下文中稱為第一導電柱16A)部分地填充開口15。第一導電柱16A由具有焊料潤溼性的導電材料形成。在實施例中，第一導電柱16A是銅(Cu)層，其意指基本上具有包括純元素銅、含有不可避免的雜質的銅和/或含有少量諸如鉭、銦、錫、鋅、錳、鉻、鈦、鍺、鍶、鉬、鎂、鋁或鋯的元素的銅合金的層。形成方法可以包括濺射、印刷、電鍍、化學鍍和/或常用的化學汽相沉積(CVD)方法。例如，實施電化學鍍(ECP)以形成Cu層。在示例性實施例中，第一導電柱16A的厚度小於約20 μ m,但是該厚度可以更大或更小。在另一個不例性實施例中，第一導電柱16A的厚度大於20 μ m。在另一個不例性實施例中，第一導電柱16A的厚度大於40 μ m。
[0034]根據實施例，第一導電柱16A是Cu柱。在一些實施例中，在銅柱的頂部上形成金屬覆蓋層以防止到達和/或來自接合層的銅氧化和擴散。圖2A示出了位於開口 15內的第一導電柱16A的可選實施例,其中第一導電柱16A包括位於Cu柱17a的頂面上的金屬覆蓋層17b。可以通過電鍍或化學鍍沉積方法來形成金屬覆蓋層17b。對要被沉積的金屬未進行特別限定。金屬可以是鎳(Ni)、銅(Cu)、銀(Ag)、金(Au)、鈀(Pd)、鉬(Pt)、錫(Sn)、鋅(Zn)、釕(Ru)、貴金屬或這些金屬的組合。在實施例中，金屬覆蓋層17b是鎳(Ni)層。在一些實施例中，金屬覆蓋層17b是鎳合金層，例如，鎳-鈀-金(NiPdAu)、鎳-金(NiAu)、鎳-鈀(NiPd)或其他類似的合金。
[0035]接下來，如圖3所示，在第一導電柱16A的頂面上形成第一焊料層18A。以下論述參考諸如圖2所示的實施例，但同樣也適用於諸如圖2A所示的實施例。第一焊料層18A由 Sn、SnAg> Sn-Pb> SnAgCu> SnAgZn> SnZn> SnB1-1n、Sn_In、Sn-Au> SnPb> SnCu> SnZnIn 或SnAgSb等製成。在一個實施例中,第一焊料層18A是無鉛焊料的材料層。第一焊料層18A的厚度小於約10 μ m。在另一實施例中，第一焊料層18A的厚度小於或等於約7 μ m。
[0036]接下來，如圖4所示，去除掩模層14，然後蝕刻第一UBM層12A的未被覆蓋的部分。在掩模層14是幹膜的情況中，可以使用鹼性溶液將其去除。此後，根據UBM材料的金屬性能(metallurgy),將生成的結構(包括層16A和18A)作為掩模,通過溼和/或幹刻蝕工藝對第一 UBM層12A的暴露部分進行回蝕刻。根據實施例，生成的結構是包括第一 UBM層12A、第一導電柱16A和第一焊料層18A的第一凸塊結構20A。在形成凸塊之後,第一晶片100可以通過晶片與晶圓級堆疊或晶片與晶片級堆疊等接合至另一個晶片。然而，應該注意，這些實施例可以應用於許多不同的情況中。例如，這些實施例可以應用於晶片與晶片的接合結構、晶片與晶圓的接合結構或晶片級的封裝等中。
[0037]圖5和圖6是根據至少一個實施例在第二晶片上製造第二凸塊結構的各個階段的截面圖。
[0038]參考圖5，第二晶片200包括第二半導體襯底10B、形成在第二半導體襯底1B上的第二 UBM層12B、位於第二 UBM層12B上的圖案化的掩模層14、形成在掩模層14的開口中的第二導電柱16B以及形成在第二導電柱16B的頂部上的第二焊料層18B。任何合適的工藝和材料均可以用於形成第二晶片200中的結構，並且這些工藝和材料可以與形成第一晶片100的工藝和材料類似或相同。在至少一個實施例中，用於形成第二晶片200的元件10B、12B、14、16B和18B的工藝和材料可以與用於形成第一晶片100的元件10A、12A、14、16A和18A的工藝和材料類似或相同。
[0039]圖5還示出了在第二焊料層18B的頂部上形成的金屬化層22。金屬化層22可以由對焊料材料具有高反應性的材料形成。在實施例中，金屬化層22是Cu層，其意指基本上具有包括:純銅元素、含有不可避免的雜質的銅和/或含有少量諸如鉭、銦、錫、鋅、錳、鉻、鈦、鍺、鍶、鉬、鎂、鋁或鋯元素的銅合金的層。形成方法可以包括濺射、印刷、電鍍、化學鍍和/或常用的沉積方法。在一個實施例中，金屬化層22的厚度小於約ΙΟμπι。在另一個實施例中，金屬化層22的厚度小於或等於約5 μ m。
[0040]接下來，如圖6所示，去除掩模層14，然後蝕刻第二 UBM層12B的未被覆蓋的部分。根據實施例，生成的結構是包括第二 UBM層12B、第二導電柱16B、第二焊料層18B和金屬化層22的第二凸塊結構20B。在形成凸塊之後，第二晶片200可以通過晶片與晶圓級堆疊或晶片與晶片級堆疊等接合至第一晶片100。
[0041]圖7至圖10是根據各個實施例通過將第一凸塊結構附接至第二凸塊結構來接合第一晶片和第二晶片的各個階段的截面圖。
[0042]如圖7所示，在利用倒裝晶片接合的實施例中，第一晶片100朝向第二晶片200向下翻轉，從而使第一凸塊結構20A面向第二凸塊結構20B。然後如圖8所示，實施接合工藝以通過將第一凸塊結構20A附接至第二凸塊結構20B來接合第一晶片100和第二晶片200，並且因此，通過接合第一焊料層18A和金屬化層22來形成3D晶片堆疊件300。在實施例中，接合工藝使用固液相互擴散(SLID)技術。在Cu/Sn 二元金屬系統的實例中，SLID技術基於在高於Sn熔點的溫度下，高熔點組分(例如，金屬化層22中的Cu)和低熔點組分(例如，第一焊料層18A中的Sn)之間的金屬間化合物的快速形成。隨著熱量和壓力的施加，Sn熔化，但Cu仍保持為固相。在兩相之間發生固液相互擴散，產生液體組分到金屬間化合物(IMC)的相變，這種相變足夠牢固，足以用作粘合劑並且承受升高的溫度。當溫度升高到Sn的熔點時，相互擴散工藝加速並且MC的厚度迅速增加。如圖9所示，在擴散和反應時發生固化，並且在介於250°C至300°C之間的工藝溫度下，首先在焊料層18A和18B中形成(developed)第一金屬間化合物相24 (例如,Cu6Sn5X如圖10所示，隨著相互擴散的繼續，第二金屬間化合物相26 (例如,Cu3Sn)開始形成並且最終在金屬化層22和第一導電柱16A之間的第一 MC區域28A中具有完全的MC相。由於Cu與第二焊料層18B中的Sn的擴散和反應，SLID工藝也在金屬化層22和第二導電柱16B之間形成具有完全的MC相的第二MC區域28B。在實施例中，根據實施例，完全的MC相包括Cu和Sn以達到熱力學平衡並且具有長期穩定性。第一 MC區域28A的厚度大於或等於約0.5 μ m。例如，第一 MC區域28A的厚度大於或等於約I μ m。在形成具有金屬覆蓋層17b的導電柱16A或16B的可選實施例中，在熱回流工藝期間，Sn傾向於與金屬覆蓋層17b中的金屬(例如，Ni)發生反應，因而在區域28A和/或28B中的MC相包括Cu、Sn和金屬覆蓋層17b中的金屬。例如，MC相包括Cu、Sn和Ni。
[0043]接合工藝生成具有接合的互連件32的3D晶片堆疊件300，接合的互連件32包括第一晶片100的第一 UBM層12A和第一導電柱16A、第二晶片200的第二 UBM層12B和第二導電柱16B、以及介於第一導電柱16A和第二導電柱16B之間的接合結構30。接合結構30包括第一 MC區域28A、第二 MC區域28B和介於MC區域28A和28B之間的金屬化層22。金屬化層22可以提高固液相互擴散的界面，從而完成SLID工藝，因此消除了在高溫儲存(HTS)測試中所觀察到的焊料遷移現象且解決了缺陷問題(諸如開路凸塊(opened bump))。利用金屬化層22的本實施例可以大大改進3D晶片堆疊件300中的接合互連件32的可靠性能。
[0044]本發明的一些實施例涉及在接合晶片100和200之前，在第一焊料層18A上實施熱回流工藝，並且本文中將描述形成3D晶片堆疊件的這類方法。圖11至圖13是根據至少一個實施例通過將具有半球形焊料層的第一凸塊結構附接至第二凸塊結構來接合第一晶片和第二晶片的各個階段的截面圖，其中相似的參考標號代表相似的元件。
[0045]參考圖11，第一晶片100的第一凸塊結構20A"的形成包括例如通過加熱或快速熱處理(RTP)實施熱回流工藝來熔化第一焊料層18A以形成半球形的焊料層18A"。在熱回流工藝期間，第一焊料層18A中的Sn傾向於與第一導電柱16A中的Cu和/或Ni發生反應從而在它們之間形成MC相。在利用倒裝晶片接合的實施例中，第一晶片100朝向第二晶片200向下翻轉，使得第一凸塊結構20A"面對第二凸塊結構20B。
[0046]然後，如圖12所示，通過將第一凸塊結構20A"附接至第二凸塊結構20B來實施接合工藝，以接合第一晶片100和第二晶片200，因此通過接合半球形焊料層18A"和金屬化層22來形成3D晶片堆疊件300"。在實施例中，接合工藝使用具有Cu/Sn 二元金屬系統的SLID技術。在一些實施例中，如圖13所示，在焊料層18A"和18B中形成金屬間化合物相24和/或26並最終在金屬化層22和第一導電柱16A之間的第一 IMC區域28A中具有完全的MC相。由於Cu與第二焊料層18B中的Sn的擴散和反應，SLID工藝也在金屬化層22和第二導電柱16B之間形成具有完全的MC相的第二 MC區域28B。在實施例中，完全的MC相包括Cu和Sn。在可選實施例中，完全的MC相包括Cu、Sn和Ni。接合工藝產生具有接合的互連件32的3D晶片堆疊件300"，接合的互連件32包括第一晶片100的第一 UBM層12A和第一導電柱16A、第二晶片200的第二 UBM層12B和第二導電柱16B以及介於第一導電柱16A和第二導電柱16B之間的接合結構30。接合結構30包括第一 IMC區域28A、第二 MC區域28B和位於MC區域28A和28B之間的金屬化層22。
[0047]根據一些實施例，三維晶片堆疊件包括:具有第一襯底的第一晶片和具有第二襯底的第二晶片。第一晶片接合至第二晶片以在第一襯底和第二襯底之間形成接合的互連件。接合的互連件包括位於第一襯底上方的第一導電柱、位於第二襯底上方的第二導電柱以及介於第一導電柱和第二導電柱之間的接合結構。接合結構包括鄰近第一導電柱的第一IMC區域、鄰近第二導電柱的第二 MC區域以及介於第一 MC區域和第二 MC區域之間的金屬化層。
[0048]根據一些實施例，一種形成三維晶片堆疊件的方法，包括以下步驟:在第一半導體襯底上形成第一凸塊結構，其中，第一凸塊結構包括第一導電柱和位於第一導電柱的頂部上的第一焊料層；在第二半導體襯底上形成第二凸塊結構，其中，第二凸塊結構包括第二導電柱、位於第二導電柱的頂部上的第二焊料層及位於第二焊料層上的金屬化層；將第一凸塊結構附接至第二凸塊結構；以及實施熱回流工藝以在第一導電柱和金屬化層之間形成第一 IMC區域，並且在第二導電柱和金屬化層之間形成第二 IMC區域。
[0049]根據一些實施例，一種形成三維晶片堆疊件的方法包括以下步驟:接收包括形成在第一半導體襯底上的第一凸塊結構的第一晶片，其中，第一凸塊結構包括第一導電柱和位於第一導電柱的頂部上的第一焊料層；接收包括位於第二半導體襯底上的第二凸塊結構的第二晶片，其中，第二凸塊結構包括第二導電柱、位於第二導電柱的頂部上的第二焊料層、和位於第二焊料層上的金屬化層；以及通過將第一凸塊結構附接至第二凸塊結構來將第一晶片接合至第二晶片。形成於第一導電柱和金屬化層之間的第一 IMC區域包括銅和錫，並且形成於第二導電柱和金屬化層之間的第二 IMC區域包括銅和錫。
[0050]儘管參考本文的示例性實施例已經詳細地示出和描述了本發明，但是本領域普通技術人員應當理解，可以有本發明的實施例的多個變型例。雖然已經詳細描述了實施例和它們的特徵，但應該理解，在不背離實施例的精神和範圍的情況下，可以對本發明作出各種改變、替換和更改。
[0051]以上方法實施例示出了示例性步驟，但是不必按照所示的順序實施這些步驟。根據本發明的實施例的精神和範圍，可以適當地增加、替換、改變順序和/或刪除步驟。在閱讀完本發明公開的內容之後，對本領域普通技術人員而言，結合不同權利要求和/或不同實施例的實施例將更明顯。
【權利要求】
1.一種三維晶片堆疊件，包括: 第一晶片，包含第一襯底；和 第二晶片，包含第二襯底； 其中，所述第一晶片接合至所述第二晶片以在所述第一襯底和所述第二襯底之間形成接合的互連件， 所述接合的互連件包括:位於所述第一襯底上方的第一導電柱、位於所述第二襯底上方的第二導電柱、及介於所述第一導電柱和所述第二導電柱之間的接合結構；以及 所述接合結構包括:鄰近所述第一導電柱的第一金屬間化合物(MC)區域、鄰近所述第二導電柱的第二 MC區域及介於所述第一 MC區域和所述第二 MC區域之間的金屬化層。
2.根據權利要求1所述的三維晶片堆疊件，其中，所述金屬化層包括銅層。
3.根據權利要求1所述的三維晶片堆疊件，其中，所述第一MC區域包括銅和錫。
4.根據權利要求1所述的三維晶片堆疊件，其中，所述第二MC區域包括銅和錫。
5.根據權利要求1所述的三維晶片堆疊件，其中，所述第一導電柱包括銅柱。
6.根據權利要求5所述的三維晶片堆疊件，其中，所述第一導電柱包括位於所述銅柱上的金屬覆蓋層。
7.根據權利要求6所述的三維晶片堆疊件，其中，所述金屬覆蓋層包括鎳層。
8.根據權利要求7所述的三維晶片堆疊件，其中，所述第一MC區域包括銅、錫和鎳。
9.一種形成三維晶片堆疊件的方法，包括: 在第一半導體襯底上形成第一凸塊結構，其中，所述第一凸塊結構包括:第一導電柱和位於所述第一導電柱的頂部上的第一焊料層； 在第二半導體襯底上形成第二凸塊結構，其中，所述第二凸塊結構包括:第二導電柱、位於所述第二導電柱的頂部上的第二焊料層及位於所述第二焊料層上的金屬化層； 將所述第一凸塊結構附接至所述第二凸塊結構；以及 實施熱回流工藝以在所述第一導電柱和所述金屬化層之間形成第一金屬間化合物(IMC)區域，並且在所述第二導電柱和所述金屬化層之間形成第二 IMC區域。
10.一種形成三維晶片堆疊件的方法，包括: 接收包括在第一半導體襯底上所形成的第一凸塊結構的第一晶片，其中，所述第一凸塊結構包括第一導電柱和位於所述第一導電柱的頂部上的第一焊料層； 接收包括位於第二半導體襯底上的第二凸塊結構的第二晶片，其中，所述第二凸塊結構包括第二導電柱、位於所述第二導電柱的頂部上的第二焊料層、和位於所述第二焊料層上的金屬化層；以及 通過將所述第一凸塊結構附接至所述第二凸塊結構來將所述第一晶片接合至所述第~■ -H-* I I一心片； 其中，在所述第一導電柱和所述金屬化層之間形成包括銅和錫的第一金屬間化合物(IMC)區域，並且在所述第二導電柱和所述金屬化層之間形成包括銅和錫的第二 IMC區域。
【文檔編號】H01L23/52GK104425437SQ201410033284
【公開日】2015年3月18日 申請日期:2014年1月23日 優先權日:2013年9月3日
【發明者】陳偉銘, 謝正賢, 黃松輝, 許國經 申請人:臺灣積體電路製造股份有限公司