一種集成電路封裝結構的製作方法

2023-05-06 02:21:06 2

本實用新型涉及一種封裝結構，特別涉及一種集成電路封裝結構。

背景技術：

由於集成電路的組件已微縮化至納米尺寸，很容易受到靜電放電的衝擊而損傷，再加上一些電子產品，如筆記本電腦或手機亦作的比以前更加輕薄短小，對ESD衝擊的承受能力更為降低。對於這些電子產品，若沒有利用適當的ESD保護裝置來進行保護，則電子產品很容易受到ESD的衝擊，而造成電子產品發生系統重新啟動，甚至硬體受到傷害而無法復原的問題。目前，所有的電子產品都被要求能通過IEC61000-4-2標準（IEC61000-4-2 標準是國際電工委員會所頒布的一個基礎性標準，適合於各種電氣與電子設備作電磁兼容性的測試）的ESD測試需求。現在市場上還沒有一種能夠緩衝ESD衝擊的集成電路封裝結構，不能滿足要求。

技術實現要素：

本實用新型的目的就在於提供一種設計合理，成本較低，操作方便的集成電路封裝結構。

為了實現上述目的，本實用新型採用的技術方案是這樣的：本實用新型的集成電路封裝結構，包括基板和集成電路晶片，還包括安裝板和屏蔽罩，屏蔽罩罩在安裝板上形成一密封空間，所述基板和集成電路晶片之間設置有瞬時電壓抑制晶片，瞬時電壓抑制晶片通過導電栓與基板和集成電路晶片電連接，所述基板、瞬時電壓抑制晶片和集成電路晶片設置在密封空間內，屏蔽罩頂面設置有通道，通道內設置有附接元件，附接元件與集成電路晶片電連接，屏蔽罩側面設置有引線框，引線框上設置有焊墊，引線框通過焊墊與集成電路晶片之間設置有接合線。

作為優選，所述屏蔽罩內設置有填充物。

作為優選，所述導電栓兩端分別設置有導電凸塊，導電栓通過導電凸塊與基板和集成電路晶片電連接。

與現有技術相比，本實用新型的優點在於：本實用新型設計合理，成本較低，基板和集成電路晶片之間設置瞬時電壓抑制晶片，瞬時電壓抑制晶片與不具有靜電放電保護設計的集成電路晶片互相獨立，所以可以輕易調整瞬時電壓抑制晶片的電特性，可降低製作成本；此外，通過導電栓，瞬時電壓抑制晶片與集成電路晶片可以互相電性連接，以避免焊線電感的形成；屏蔽罩上設置帶附接元件的通道，便於連接其它元件；屏蔽罩上還設置引線框，可連接至其它印刷電路板上的電子電路；使用方便；屏蔽罩內設置填充物，進一步屏蔽靜電。

附圖說明

圖1為本實用新型的結構示意圖。

具體實施方式

下面將結合附圖對本實用新型作進一步說明。

參見圖1，本實用新型的集成電路封裝結構，包括基板1和集成電路晶片2，還包括安裝板3和屏蔽罩4，屏蔽罩4罩在安裝板3上形成一密封空間，所述基板1和集成電路晶片2之間設置有瞬時電壓抑制晶片5，瞬時電壓抑制晶片5通過導電栓6與基板1和集成電路晶片2電連接，所述基板1、瞬時電壓抑制晶片5和集成電路晶片2設置在密封空間內，屏蔽罩4頂面設置有通道11，通道11內設置有附接元件10，附接元件10與集成電路晶片2電連接，屏蔽罩4側面設置有引線框7，引線框7上設置有焊墊8，引線框7通過焊墊8與集成電路晶片2之間設置有接合線9，所述屏蔽罩4內設置有填充物，所述導電栓6兩端分別設置有導電凸塊12，導電栓6通過導電凸塊12與基板1和集成電路晶片2電連接。

基板1和集成電路晶片2之間設置瞬時電壓抑制晶片5，瞬時電壓抑制晶片5與不具有靜電放電保護設計的集成電路晶片2互相獨立，所以可以輕易調整瞬時電壓抑制晶片5的電特性，可降低製作成本；此外，通過導電栓6，瞬時電壓抑制晶片5與集成電路晶片2可以互相電性連接，以避免焊線電感的形成；屏蔽罩4上設置帶附接元件10的通道11，便於連接其它元件；屏蔽罩4上還設置引線框7，可連接至其它印刷電路板上的電子電路；使用方便；屏蔽罩4內設置填充物，進一步屏蔽靜電。本實用新型設計合理，成本較低，操作方便，適合推廣使用。