蕭特基二極體及半導體裝置的製作方法
2023-04-30 08:56:16 2
專利名稱：蕭特基二極體及半導體裝置的製作方法
技術領域：
本發明有關於一種半導體_■極管，特別是有關於一種具有娃化物的肅特基(Schottky) ニ極管。
背景技術：
蕭特基ニ極管(或蕭特基勢魚(barrier) ニ極管)為ー種熟習的半導體裝置，且通常使用於電子應用中，例如電源電路或電壓轉換器。上述蕭特基ニ極管通常是由金屬-半導體接面所構成。舉例來說，將勢壘金屬(例如，鋁)沉積於輕摻雜(lightly doped)的η型或p型半導體的表面上，以形成蕭特基ニ極管。與半導體接觸的勢壘金屬構成蕭特基ニ極管的陽極。再者，與輕摻雜的η型或P型半導體電性接觸的重摻雜(heavily doped)的η型或p型半導體構成蕭特基ニ極管的陰極。 相較於傳統ρ-η接面ニ極管，蕭特基ニ極管的特徵在於具有低順向電壓(S卩，導通電壓)。然而，在傳統的蕭特基ニ極管制造中，製作接觸窗(contact)期間所進行的過蝕刻(overetching)會損害金屬/半導體界面(interface),因而改變其物理性和/或電性特徵。如此ー來，典型エ序的變異性(variability)會限制蕭特基ニ極管的可靠度及穩定性。再者，由於製作防護環會増加製造成本及裝置的尺寸，因而不符合現行或未來電子應用的需求。因此，有必要尋求ー種新的蕭特基ニ極管結構設計，其能夠改善上述的問題。
發明內容
由此，本發明的目的為提供改良式的蕭特基ニ極管及半導體裝置，以解決製作接觸窗期間所進行的過蝕刻損害金屬/半導體界面的問題。一種蕭特基ニ極管的範例實施方式，包括半導體基底，具有陽極區及陰極區；輕摻雜區，具有預定的導電型，且位於半導體基底內；金屬接觸窗，位於輕摻雜區上方，且對應於陰極區以作為陰極；第一金屬矽化物層，位於金屬接觸窗下方且與其電性連接，其中位於金屬接觸窗正下方的第一金屬矽化物層與輕摻雜區直接接觸；以及重摻雜區，具有預定的導電型，位於輕摻雜區內，且對應於陽極區以作為陽極。—種半導體裝置的範例實施方式，包括半導體基底，其內具有井區，且井區具有預定的導電型；隔離結構，位於井區內，以在井區內限定出被隔離結構隔開彼此的第一主動區及第ニ主動區；金屬接觸窗，位於第一主動區的上方；第一金屬娃化物層，位於金屬接觸窗下方且與其電性連接，其中位於金屬接觸窗正下方的第一金屬矽化物層與井區直接接觸；以及重摻雜區，具有預定的導電型，且位於第二主動區的井區內。本發明所公開的蕭特基ニ極管及半導體裝置，通過第一金屬矽化物層與輕摻雜區/井區直接接觸，能夠實現有效的減輕製作接觸窗期間因過蝕刻而造成金屬/半導體界面的損害的目的，増大蕭特基ニ極管和半導體裝置的可靠度及穩定性；另外無需再製造防護環，蕭特基ニ極管及半導體裝置的尺寸及其製造成本皆可降低。
對於已經閱讀後續由各附圖及內容所顯示的較佳實施方式的本領域的技術人員來說，本發明的各目的是明顯的。
圖IA為根據本發明ー實施例的半導體裝置的平面示意圖；圖IB為沿圖IA中1B-1B』線的剖面示意圖；圖2A為根據本發明另一實施例的半導體裝置的平面示意圖；圖2B為沿圖2A中2B-2B』線的剖面示意圖。
具體實施例方式以下說明包含了本發明實施例的製作與目的。然而，可輕易了解以下說明在於闡 明本發明實施例的製做與使用，並非用於限定本發明的範圍。在附圖及內文中，相同或相似的部件使用相同或相似的標號。再者，為了附圖的簡化與便利性，附圖中部件的外形及厚度得以放大。另外，在附圖中未示出的部件為本領域中慣用的部件。如圖IA和圖IB所示，其分別為根據本發明一實施例的半導體裝置10的平面示意圖以及沿圖IA中1B-1B』線的剖面示意圖。半導體裝置10可實現為蕭特基ニ極管。半導體裝置10包括半導體基底100。半導體基底100可具有一種導電型，例如η型或P型，且可包括娃或其他第III主族、第IV主族和/或第V主族元素。通過植入エ序(implant process)或其他常用的摻雜エ序，在半導體基底100內形成具有與半導體基底100相反導電型的輕摻雜區102，其中，在本實施中，輕摻雜區102也稱為輕摻雜井區102，在本發明的另ー實施例中，也稱為井區102。在本實施例中，半導體基底100的導電型為P型，而輕摻雜井區102的導電型為η型。再者，可通過植入磷或砷於半導體基底100內而形成輕摻雜井區102。在另ー實施例中，可通過在半導體基底100上成長磊晶(epitaxial)半導體層，接著對其進行η型雜質植入エ序而形成輕摻雜井區102。隔離結構103形成於輕摻雜井區102內，以在其中限定出第一主動區(active area) ODl及第ニ主動區0D2,其中通過_離結構103,使第一主動區ODl與第二主動區0D2隔開。在本實施例中，可使用淺溝槽隔離結構(shallowtrench isolation, STI)作為_離結構103,然而在其他實施例中，也可使用熟知的局部娃氧化結構(local oxidation of silicon,L0C0S)。如圖IA所示,在俯視圖中，隔離結構103形成圍繞第一主動區ODl及第ニ主動區0D2(如圖IB所示)的環形體。在一實施例中，半導體基底100的輕摻雜井區102內的第一主動區ODl及第ニ主動區0D2可分別作為蕭特基ニ極管的陰極區及陽極區。第一金屬矽化物層106以及非必要的第二金屬矽化物層108設置於半導體基底100的輕摻雜井區102上，且分別對應於蕭特基ニ極管的陰極區與陽極區。在一實施例中，第一金屬矽化物層106及第ニ金屬矽化物層108可包括鎳矽化物。另外，在其他實施例中，第一金屬矽化物層106及第ニ金屬矽化物層108可包括其他適當的金屬矽化物，例如鈦矽化物、鈷矽化物、鉭矽化物、鉬矽化物或其組合。可通過常用的自我對準金屬矽化物エ序(self-aligned silicidation process)而形成第一金屬娃化物層106及第ニ金屬娃化物層108。舉例來說，金屬層(圖未示)選擇性形成於對應第一主動區ODl (即，陰極區)及第二主動區0D2(即，陽極區)的輕摻雜井區102上。可對金屬層進行高溫退火エ序(hightemperature annealing process),使金屬層與下方的半導體基底100發生反應,而分別形成與輕摻雜井區102直接接觸的第一金屬矽化物層106及第ニ金屬矽化物層108。重摻雜區104，其與輕摻雜井區102具有相同的導電型，形成於輕摻雜井區102內並對應於第二主動區0D2 (即，陽極區)，而且重摻雜區104位於第二金屬矽化物層108下方並與第二金屬矽化物層108直接接觸，以作為蕭特基ニ極管的陽極。在本實施例中，重摻雜區104的導電型為η型。重摻雜區104可通過進行磷或砷的布值エ序而形成。在半導體基底100上設置內層介電(interlayer dielectric, ILD)層110,其可包括氧化物、氮化物、氮氧化物或其組合或低介電材料(low k material)，諸如氟矽玻璃(f luorinated silicate glass, FSG)、慘雜碳的氧化物(carbon doped oxide)、甲基娃酸鹽類(methyl silsequioxane, MSQ)、含氫娃酸鹽類(hydrogen silsequioxane, HSQ)、或氟四こ基娃酸鹽(fluorine tetra-ethyl-orthosilicate, FTE0S)。內層介電層 110 可通過化學氣相沉積(chemical vapor deposition, CVD)、低壓化學氣相沉積(low pressure CVD,LPCVD)、電漿增強化學氣相沉積(plasma enhanced CVD，PECVD)、高密度電漿化學氣相沉積 (high density plasma CVD, HDPCVD)、或其他熟知的沉積技術形成。金屬接觸窗(metal contacts) 112及金屬接觸窗114設置於內層介電層110內，且分別與第一金屬矽化物層106及第ニ金屬矽化物層108直接接觸，用以提供電性連接，其中金屬接觸窗112作為蕭特基ニ極管的陰極。在一實施例中，金屬接觸窗112及金屬接觸窗114可包括金屬鎢，然而在其他實施例中也可使用其他適當的金屬，諸如鋁、銅或其合金。可通過對內層介電層110進行通路洞(via hole)蝕刻エ序,接著在通路洞內填入金屬而形成金屬接觸窗112及金屬接觸窗114。在內層介電層110上設置多個金屬層(圖未示)，且分別電性連接至金屬接觸窗112及金屬接觸窗114，以將蕭特基ニ極管電性連接至其他半導體裝置或電路(圖未示)，所述蕭特基ニ極管包括陰極(即，金屬接觸窗112)、第一金屬矽化物層106及第ニ金屬矽化物層108、輕摻雜井區102以及陽極(即，重摻雜區104及金屬接觸窗114)。根據上述實施例，需注意的是位於金屬接觸窗112正下方的第一金屬矽化物層106與輕摻雜井區102直接接觸，而沒有任何防護環形成於金屬接觸窗112與輕摻雜井區102之間。因此，相較於傳統的具有防護環的蕭特基ニ極管來說，半導體裝置10 (例如，蕭特基ニ極管)的尺寸及其製造成本均可降低。再者，由於位於金屬接觸窗112與輕摻雜井區102之間的第一金屬矽化物層106可減輕製作接觸窗期間因過蝕刻而造成金屬/半導體界面的損害，因此可增加半導體裝置10的可靠度及穩定性。如圖2A及圖2B，其分別為根據本發明另ー實施例的半導體裝置的平面示意圖以及沿圖2A中2B-2B』線的剖面示意圖，其中相同於圖IA及圖IB的部件使用相同的標號並省略其說明。在本實施例中，半導體裝置20的結構中除了第一金屬矽化物層106與相鄰的隔離結構103隔開而露出一部分的井區102之外，相似於圖IA及圖IB所示的半導體裝置10。在一實施例中，可在形成金屬矽化物層之前，在半導體基底100上沉積額外的抗氧化保護(resist protective oxide, RP0)層(圖未示)，接著可選擇性去除位於需進行娃化工序之處的抗氧化保護層，使後續形成的第一金屬矽化物層106與相鄰的隔離結構103隔開。在另ー實施例中，可通過常用的矽化工序來形成第一金屬矽化物層106，隨後進行微影及蝕刻エ序，使第一金屬矽化物層106與相鄰的隔離結構103隔開。在製作淺溝槽隔離(STI)結構(即，隔離結構103)期間所進行的溝槽蝕刻會損害鄰近於STI結構邊緣的半導體基底100，且STI結構的上表面通常與半導體基底100的上表面不在同一水平面上，因而對於鄰近於隔離結構103上方角落的金屬矽化物的穩定性有不利的影響。因此，第一金屬矽化物層106與相鄰的隔離結構103隔開可排除上述的問題，因而提升金屬矽化物的穩定性。同樣地，半導體裝置20也具備了相同於圖IA和圖IB所示的半導體裝置10的優點。 以上所述僅為本發明的較佳實施方式，凡依本發明權利要求所做的均等變化和修飾，均應屬本發明的涵蓋範圍。
權利要求
1.一種蕭特基二極體，其特徵在於，包括 半導體基底，具有陽極區及陰極區； 輕摻雜區，具有預定的導電型，且位於所述半導體基底內； 金屬接觸窗，位於所述輕摻雜區上方，且對應於所述陰極區以作為陰極； 第一金屬矽化物層，位於所述金屬接觸窗下方且與其電性連接，其中位於所述金屬接觸窗正下方的所述第一金屬矽化物層與所述輕摻雜區直接接觸；以及 重摻雜區，具有所述預定的導電型，位於所述輕摻雜區內，且對應於所述陽極區以作為陽極。
2.如權利要求I所述的蕭特基二極體，其特徵在於，還包括隔離結構，位於所述半導體基底內，且位於所述陽極區與所述陰極區之間。
3.如權利要求2所述的蕭特基二極體，其特徵在於，所述隔離結構為淺溝槽隔離結構。
4.如權利要求2所述的蕭特基二極體，其特徵在於，所述第一金屬矽化物層與所述隔離結構隔開，以露出一部分的所述輕摻雜區。
5.如權利要求I所述的蕭特基二極體，其特徵在於，還包括第二金屬矽化物層，與所述重摻雜區直接接觸。
6.如權利要求5所述的蕭特基二極體，其特徵在於，所述第一金屬矽化物層與所述第二金屬矽化物層包括鎳矽化物。
7.如權利要求I所述的蕭特基二極體，其特徵在於，所述預定的導電型為η型。
8.如權利要求I所述的蕭特基二極體，其特徵在於，所述預定的導電型為P型。
9.如權利要求I所述的蕭特基二極體，其特徵在於，所述金屬接觸窗包括金屬鎢。
10.一種半導體裝置，其特徵在於，包括 半導體基底，其內具有井區，且所述井區具有預定的導電型； 隔離結構，位於所述井區內，以在所述井區內限定出被所述隔離結構隔開彼此的第一主動區及第二主動區； 金屬接觸窗，位於所述第一主動區的所述井區上方； 第一金屬矽化物層，位於所述金屬接觸窗下方且與其電性連接，其中位於所述金屬接觸窗正下方的所述第一金屬矽化物層與所述井區直接接觸；以及 重摻雜區，具有所述預定的導電型，且位於所述第二主動區的所述井區內。
11.如權利要求10所述的半導體裝置，其特徵在於，所述第一金屬矽化物層與所述隔離結構隔開，以露出一部分的所述井區。
12.如權利要求10所述的半導體裝置，其特徵在於，還包括第二金屬矽化物層，其與所述重摻雜區直接接觸。
13.如權利要求12所述的半導體裝置，其特徵在於，所述第一金屬矽化物層與所述第二金屬矽化物層包括鎳矽化物。
14.如權利要求10所述的半導體裝置，其特徵在於，所述預定的導電型為η型。
15.如權利要求10所述的半導體裝置，其特徵在於，所述預定的導電型為P型。
16.如權利要求10所述的半導體裝置，其特徵在於，所述金屬接觸窗包括金屬鎢。
全文摘要
本發明公開一種蕭特基二極體和半導體裝置。蕭特基二極體包括具有陽極區及陰極區的半導體基底；輕摻雜區，具有預定的導電型，且位於半導體基底內；金屬接觸窗，位於輕摻雜區上方，且對應於陰極區以作為陰極；第一金屬矽化物層，位於金屬接觸窗下方且與其電性連接，其中位於金屬接觸窗正下方的第一金屬矽化物層與輕摻雜區直接接觸；以及重摻雜區，具有預定的導電型，位於輕摻雜區內，且對應於陽極區以作為陽極。本發明所公開的蕭特基二極體及半導體裝置，通過第一金屬矽化物層與輕摻雜區/井區直接接觸，能夠實現有效的減輕製作接觸窗期間因過蝕刻而造成金屬/半導體界面的損害的目的，增大蕭特基二極體和半導體裝置的可靠度及穩定性。
文檔編號H01L29/06GK102856394SQ20111033683
公開日2013年1月2日 申請日期2011年10月31日 優先權日2011年7月1日
發明者楊明宗, 李東興 申請人:聯發科技股份有限公司