模擬頂層次頂層金屬不等厚的多電流路徑疊層電感的電路結構的製作方法

2023-04-22 16:14:56

專利名稱：模擬頂層次頂層金屬不等厚的多電流路徑疊層電感的電路結構的製作方法
技術領域：
本發明涉及一種模擬射頻無源器件的電路結構，具體涉及一種模擬多電流路徑疊層電感的電路結構。
背景技術：
目前，在集成電路中包含了大量的無源器件，片上電感就是其中十分重要的一種， 片上電感是射頻CMOS/BiCMOS集成電路的重要元件之一。在通常的無線產品中，電感元件對總的射頻性能有很重要的影響。因此對這些電感元件的設計和分析也得到了廣泛的研究。電感作為射頻電路的核心部件，它通常可以影響到整個電路的整體性能。目前，經常使用的是疊層電感，其廣泛應用在壓控振蕩器，低噪聲放大器等射頻電路模塊中。疊層電感具有高品質因數Q值，高諧振頻率以及最小的晶片面積的優點。上面所述的電感器件的電感品質因數Q值是衡量電感器件的主要參數。其是指電感器在某一頻率的交流電壓下工作時，所呈現的感抗與其等效損耗電阻之比。電感器的Q 值越高，其損耗越小，效率越高。
n wL其計算公式為-.Q = 了
KSQ表示品質因數，w表示頻率，L表示某一頻率下的電感值，Rs表示某一頻率下的電阻值。多電流路徑的疊層電感由於具有大的感值和高的Q值，獲得了廣泛的應用。由於多電流路徑疊層電感和傳統的電感結構上的存在較大差異，描述傳統電感的單Pi或2pi模型不能很好的反映多電流路徑的疊層電感的特殊結構，沒有很好的物理意義。頂層次頂層金屬不等厚的多電流路徑電感結構附圖2所示，傳統的2pi電感模型如圖1所示，從圖中可以看出，由於上下層金屬厚度不同，兩層金屬電流路徑數目不同，因而電感的兩個埠不對稱。因而對稱的2pi電感模型不能準確反映出電感的物理結構。

發明內容
本發明所要解決的技術問題是提供一種模擬頂層次頂層金屬不等厚的多電流路徑疊層電感的電路結構；其可以採用簡單的電路拓撲結構，準確的模擬多電流路徑疊層電感的特性。為了解決以上技術問題，本發明提供了一種模擬頂層次頂層金屬不等厚的多電流路徑疊層電感的電路結構；包括頂層厚金屬模擬電路，其採用電阻01和電感01串聯；次頂層薄金屬模擬電路，其採用電感02和可變電阻網絡串聯，可變電阻網絡連接方式為串聯連接的電阻22、電感22作為一條支路和由單獨一個電阻02組成的另一支路並聯。本發明的有益效果在於其可以採用簡單的電路拓撲結構，準確的模擬頂層次頂層金屬不等厚的多電流路徑疊層電感的特性。


下面結合附圖和具體實施方式
對本發明作進一步詳細說明。圖1是傳統的2pi電感模型拓撲結構示意圖；圖2是多電流路徑疊層電感結構示意圖；圖3是本發明實施例所述電感模型拓撲結構示意圖；圖4是本發明實施例所述電感模型L值擬合效果示意圖；圖5是本發明實施例所述電感模型Q值擬合效果示意圖；圖6是本發明實施例所述電感模型R值擬合效果示意圖。
具體實施例方式本專利提出的針對頂層次頂層金屬不等厚的多電流路徑電感的模型拓撲結構如圖3所示。由於頂層金屬是厚金屬，次頂層金屬為薄金屬，在關心的工作頻率下，次頂層金屬趨膚效應更明顯，所以簡化了頂層金屬寄生電阻的拓撲結構，同時根據器件的結構，省略了頂層金屬對地的寄生網絡，從而簡化了模型的結構。本發明實施例所述的電感模型的拓撲結構如圖3所示，其基於頂層厚金屬底層薄金屬多電流路徑電感結構，頂層厚金屬趨膚效應不顯著，底層薄金屬存在趨膚效應的特點進行建模。因為頂層厚金屬不考慮趨膚效應，電路模型為採用電阻01和電感01串聯，模擬頂層厚金屬電感和寄生電阻的連接。次頂層薄金屬考慮趨膚效應，電路模型為採用電感 02和可變電阻網絡串聯，可變電阻網絡連接方式為串聯連接的電阻22、電感22作為一條支路和由單獨一個電阻02組成的另一支路並聯。上下層金屬之間的互感由電路模型中電感LsOl和電感Ls02之間的互感Mutual來表徵。根據疊層電感的結構，次頂層金屬屏蔽了頂層金屬對地的效應，電路模型中省略了一埠對地的寄生電容以及襯底寄生電容電阻網絡。電感對地寄生電容模擬網絡Cox/2分布在次頂層金屬的兩端。本發明實施例所述結構模型和測試數據的擬合效果如圖4-6所示，從圖中可以看出新模型可以很好的模擬頂層次頂層金屬不等厚的電感器件的各種特性，具有以下的技術效果模型結構更加簡單；和器件的物理結構對應，參數具有物理意義；簡化了模型參數的提取；具有很好的精度。本發明並不限於上文討論的實施方式。以上對具體實施方式
的描述旨在於為了描述和說明本發明涉及的技術方案。基於本發明啟示的顯而易見的變換或替代也應當被認為落入本發明的保護範圍。以上的具體實施方式
用來揭示本發明的最佳實施方法，以使得本領域的普通技術人員能夠應用本發明的多種實施方式以及多種替代方式來達到本發明的目的。
權利要求
1.一種模擬頂層次頂層金屬不等厚的多電流路徑疊層電感的電路結構；其特徵在於， 包括頂層厚金屬模擬電路，其採用電阻RsOl和電感LsOl串聯；次頂層薄金屬模擬電路，其採用電感Ls02和可變電阻網絡串聯，可變電阻網絡連接方式為串聯連接的電阻Rs22、電感Ls22作為一條支路和由單獨一個電阻Rs02組成的另一支路並聯。
2.如權利要求1所述的模擬頂層次頂層金屬不等厚的多電流路徑疊層電感的電路結構，其特徵在於，上下層金屬之間的互感模擬電路，其由串聯連接的電感LsOl和電感Ls02 組成。
3.如權利要求1所述的模擬頂層次頂層金屬不等厚的多電流路徑疊層電感的電路結構，其特徵在於，電感對地寄生網絡模擬電路分布在次頂層薄金屬模擬電路的兩端。
全文摘要
本發明公開了一種模擬頂層次頂層金屬不等厚的多電流路徑疊層電感的電路結構；包括頂層厚金屬模擬電路，其採用電阻Rs01和電感Ls01串聯；次頂層薄金屬模擬電路，其採用電感Ls02和可變電阻網絡串聯，可變電阻網絡連接方式為串聯連接的電阻Rs22、電感Ls22作為一條支路和由單獨一個電阻Rs02組成的另一支路並聯。本發明可以採用簡單的電路拓撲結構，準確的模擬頂層次頂層金屬不等厚的多電流路徑疊層電感的特性。
文檔編號H01L27/02GK102376701SQ201010257559
公開日2012年3月14日 申請日期2010年8月19日 優先權日2010年8月19日
發明者王生榮, 蔡描 申請人:上海華虹Nec電子有限公司