一種具有摻雜控制層的電阻存儲器的製作方法
2023-05-03 18:33:46
專利名稱：一種具有摻雜控制層的電阻存儲器的製作方法
技術領域：
本發明屬微電子技術領域，具體涉及一種具有摻雜控制層的電阻存儲器。
背景技術：
存儲器在半導體市場中佔有重要的地位。由於可攜式電子設備的不斷普及，不揮發存 儲器在整個存儲器市場中的份額也越來越大，其中90%以上的份額被FLASH佔據。但是由 於串擾(CROSS TALK)、以及隧穿層不能隨技術代發展無限制減薄、與嵌入式系統集成等 FLASH發展的瓶頸問題，迫使人們尋找性能更為優越的新型不揮發存儲器。最近電阻隨機 存儲器(Resistive Random Access Memory,簡稱為RRAM)因為其高密度、低成本、有很 強的隨技術代發展能力等特點引起高度關注，其主要使用的材料有相變材料、多元氧化物 (如:SrZr03、 PbZrTi03、 Pr卜xCaxMn03)、 二元金屬氧化物材料[1]。
圖1是常規的電阻隨機存儲器結構，其中201是金屬下電極，202是電阻存儲薄膜， 203是金屬上電極。雖然目前所報導的電阻存儲器所用的電阻存儲薄膜和金屬電極的材料 各不相同，但基本都是採用金屬電極一電阻存儲薄膜一金屬電極的三明治結構。
圖2(a)是該常規的電阻存儲單元的I一V特性曲線。曲線101表示起始態為高阻的IV 曲線，電壓掃描方向如箭頭所示，上下電極間所加電壓從O開始向正向逐漸增大到VTs時， 電流會突然迅速增大，表明存儲電阻從高阻突變成低阻狀態。曲線ioo表示起始態為低阻 的狀態。當電壓由0向負向逐漸增大到V^時，電流達到最大值，此後電流會突然迅速減小， 表明存儲電阻從低阻突變成高阻狀態。在電信號作用下，器件可在高阻和低阻間可逆轉換， 從而達到信號存儲的作用。通常稱從高阻轉換為低阻的操作為置位(set)操作，從低阻 轉換為高阻的為復位(reset)操作。
圖2(b)是對數坐標系下，該常規的電阻存儲單元做反覆置位、復位操作的一組I-V曲 線。可以看到l和V^並不是一個穩定值，它有一個較大的波動範圍。圖2(c)是該常規 的電阻存儲單元做反覆置位、復位操作是時對應的低祖和高阻分布情況。圖中也可以看出 復位後最大的高阻是最小高阻的數百倍，同樣置位後的低阻分布也很分散，最大最小值間 也相差數十倍。上述的這些電學參數的不穩定性會給應用帶來很多的麻煩，如操作電壓 難以確定，操作功耗難以預測。
根據目前的研究結果，向電阻存儲介質表面參雜可以穩定電阻隨機存儲器的電學參數，提高該器件性能[1][2]。例如，參考文獻[l]認為NiO中摻少量Ti可以輕微的破壞Ni-0鍵， 增強氧離子在薄膜中的移動，這樣使NiO電阻存儲器的寫操作速度有明顯的提高，該器件 的寫操作電壓，高、低阻態阻值也明顯穩定。當前一種的摻雜方法是讓摻雜金屬直接和存 儲介質接觸，實現擴散摻雜[1][3]，因此摻雜方法摻雜量較難控制，對於只需要低摻的金屬 氧化物電阻存儲薄膜並不適用，例如，Cux0電阻存儲層表面摻少量Ta可以起到提降低器 件功耗，穩定器件性能的作用，但Ta和Cu,O薄膜直接接觸參雜會使Cux0中Ta含量過高 而導致器件開關性能喪失。
發明內容
本發明的目的在於提供一種具有高電學性能的電阻存儲器。
本發明提供的電阻存儲器是一種具有摻雜控制層的電阻存儲器。它通過所述摻雜控制 層實現對所述電阻存儲器中的電阻存儲介質層的可控摻雜，從而提高電阻存儲器的電學性 能。
本發明所提供的電阻存儲器包括
下電極層；
電阻存儲介質層；
直接與存儲介質層相接觸的慘雜控制層； 以及，上電極層。
所述摻雜控制層可以是位於所述電阻存儲介質層和所述上電極層之間，也可以是位於 所述電阻存儲介質層和所述下電極層之間。
其中，所述慘雜控制層用來實現對所述電阻存儲介質層的金屬元素摻雜，以及摻雜含 量控制，它可以為金屬氮化物、金屬氧化物或金屬氮氧化物薄膜；該擇雜控制層可以是同 種材料構成的單層薄膜，或者由不同種材料夠成的複合層薄膜。
所述摻雜控制層位於所述電阻存儲介質層和所述上電極層之間時，所述上電極層同時 可以作為實現對存儲電阻層的摻雜金屬，所述上電極層可以為單質金屬層，或多種金屬的 合金層，或非化學計量比的金屬化合物層，或多種非化學計量比的金屬化合物的混合物層。 所述摻雜控制層是位於所述電阻存儲介質層和所述下電極層之間時，所述下電極層同時可 以作為實現對存儲電阻層的摻雜金屬，所述下電極層可以為單質金屬層，或多種金屬的合 金層，或非化學計量比的金屬化合物層，或多種非化學計量比的金屬化合物的混合物層。 所述上電極層可以為單層金屬層，也可以是複合層金屬層；所述下電極層可以為單 層金屬層，也可以是複合層金屬層。所述電阻存儲介質層是用以實現電阻轉換的存儲層，其可以在電學信號的作用下，實 現高阻態和低阻態之間的轉換。所述電阻存儲介質層可以是CuO， WO， Ti0， Ni0， Hf0， Zn0， Zr0' Fe0' Ta0， CoO， Nb0， LiNiO， InZnO， V0， SrZrO， SrTiO, Cr0中的一種，其中幾禾中 的混合物，也可以是上述金屬氧化物中兩種的疊層。
本發明中，所述的電阻存儲介質層的厚度為1-300mn，慘雜控制層的厚度為0. 5-lOOnm，
上、下電極層厚度沒有限制，可以為100-300咖，但不限於此。
本發明提供的電阻存儲器，其主要特徵在於在所述電阻存儲介質層與所述上電極之
間、或者所述電阻存儲介質層與所述下電極之間插入一層摻雜控制層，上電極或者下電極
的金屬元素可以擴散經過所述摻雜控制層對所述電阻存儲介質層進行金屬元素摻雜，並且
通過調節所述摻雜控制層的成分和厚度可達到控制對電阻存儲介質層摻雜量的目的，通過
選擇與摻雜控制層直接相接觸的上電極或者下電極的材料，可以實現對電阻存儲層的摻雜
元素的選擇。由於對存儲電阻層的摻雜元素以及摻雜元素的含量具有可控性，因此使本發
明所提供的電阻存儲器具有電學性能穩定、功耗低、編程極性可控的優點。
圖l常規的電阻隨機存儲器結構。
圖2a常規的電阻存儲器的I-V特性曲線。
圖2b常規的電阻存儲單元做反覆置位、復位操作的一組I-V曲線。
圖2c常規的電阻存儲單元做反覆置位、復位操作是時對應的低阻和高阻分布圖。
圖3本發明所提供的電阻存儲器的第一個實施例的橫截面結構圖。
圖4本發明所提供的電阻存儲器的第二個實施例的橫截面結構圖。
圖5本發明所提供的電阻存儲器的第三個實施例的橫截面結構圖。
圖6本發明所提供的電阻存儲器的第四個實施例的橫截面結構圖。
圖7本發明所提供的電阻存儲器的第五個實施例的橫截面結構圖。
圖8(a)本發明一種具體實施例器件的I-V特性曲線。
圖8(b)本發明一種具體實施例電阻存儲器與常規電阻存儲器的高、低阻統計分布比 較圖。
圖中標號100為初始態為低阻的置位操作電壓掃描曲線，101為初始態為高阻的電 壓掃描曲線，102為初始態為低阻電壓掃描曲線，201為下電極，202為電阻存儲介質層， 203為上電極，204為絕緣介質層，205為摻雜控制層，206為標準大馬士革銅互連工藝中 的TaN層，207為標準大馬士革銅互連工藝中的Ta層，208為標準大馬士革銅互聯工藝中 Cu通孔導線，111為本發明一具體電阻存儲器的低阻統計分布曲線，112為本發明一具體電阻存儲器的高阻統計分布曲線，121為常規電阻存儲器的低阻統計分布曲線，122為常
規電阻存儲器的高阻統計分布曲線。
具體實施例方式
在下文中結合圖示在參考實施例中更完全地描述本發明，本發明提供優選實施例，但 不應該被認為僅限於在此闡述的實施例。在圖中，為了清楚放大了層和區域的厚度，但作 為示意圖不應該被認為嚴格反映了幾何尺寸的比例關係。
在此參考圖是本發明的理想化實施例的示意圖，本發明所示的實施例不應該被認為僅 限於圖中所示的區域的特定形狀，而是包括所得到的形狀，比如製造引起的偏差。例如幹 法刻蝕得到的曲線通常具有彎曲或圓潤的特點，但在本發明實施例圖示中，均以矩形表示， 圖中的表示是示意性的，但這不應該被認為限制本發明的範圍。
參考圖3是本發明所提供的電阻存儲器的第一個實施例的橫截面結構圖。如圖3所示，
摻雜控制層205位於上電極203和電阻存儲介質層202之間。所述電阻存儲器下電極201
可以是使用標準大馬士革工藝形成的銅下電極；或是用化學氣相沉積的方法形成的W下電
極；或是其它金屬或金屬化合物，其包含但不限於鈦、鉑、氮化鈦(TiN)或氮化鋁鈦(TiAlN);
下電極201也可是金屬和半金屬的複合層。下電極201可以用物理濺射、化學反應濺射、
物理汽相沉積、化學汽相沉積或電化學沉積(ECP)等方法形成。
電阻存儲介質層202在下電極201上沉積形成，電阻存儲介質層202可以是CuO， WO，
TiO， NiO， HfO， ZnO， ZrO， FeO， TaO， CoO， NbO， LiNiO， InZnO， VO， SrZrO， SrTiO，
CrO中的一種，或多種的混合物。電阻存儲介質層202可以用熱氧化或化學反應濺射或物
理汽相沉積或化學汽相沉積或原子層澱積(ALD)的方法製作。
摻雜控制層205在下電極202上形成，介質薄膜205可以是金屬氮化物、金屬氧化物 或金屬氮氧化物薄膜，其包括但不限於TaN， TiN， TaON, TiON。摻雜控制層205應有一定 的導電性能，其電阻應小於2.33R。ff (R。n存儲薄膜為低阻態電阻)。可以使用物理濺射、化 學反應濺射、物理汽相沉積、化學汽相沉積或原子層澱積(ALD)等方法製作。
上電極203在摻雜控制層205上形成，在此實施例結構中上電極203是含有所需摻雜 金屬元素的薄膜層，該層可以是金屬，或是金屬對應的非化學劑量比的化合物，其包括是 但不限於Ta， Ti， Ni， Zn， Ru， Cu， In， Ir和這些金屬對應的非化學劑量比的氮化物或 氧化物。其作為電極層薄膜應有良好的導電性能，其電阻應小於R皿(R。n存儲薄膜為低阻態 電阻)。可以通過物理濺射、化學反應濺射、物理汽相沉積、化學汽相沉積等方法形成。
摻雜控制層205對上電極203中摻雜金屬元素的離子擴散有半透過作用，通過控制摻 雜控制層薄膜205的厚度可以調節擴散透過的摻雜金屬的量，從而到達可控摻雜的目的。合理的摻雜劑量可以到達穩定電學性能、或降低功耗、或調整編程極性優化目的，也可以
同時達到上述2個或3個優化目的。
參考圖4是本發明所提供的電阻存儲器的第二個實施例的橫截面結構圖。如圖4所示，
此實施例中，摻雜控制層205位於電阻存儲介質層202與下電極層201之間，這種結構中，
下電極201是含有所需摻雜金屬元素的薄膜層，該層可以是金屬，或是金屬對應的非化學
劑量比的化合物，其包括是但不限於Ta， Ti， Ni， Zn， Ru， Cu， In， Ir和這些金屬對應
的非化學劑量比的氮化物或氧化物。其作為電極層薄膜應有良好的導電性能，其電阻應小
於L (R。n存儲薄膜為低阻態電阻)。可以用物理濺射、化學反應濺射、物理汽相沉積、化
學汽相沉積等方法形成。該結構的上電極為金屬或半金屬，其包含但不限於鈦、鉬、氮化
鈦(TiN)或氮化鋁鈦(TiAlN)，電極也可是金屬和半金屬的複合層，可以用物理濺射、
化學反應濺射、物理汽相沉積、化學汽相沉積等方法形成。電阻存儲介質層202和摻雜控
制層205的材料和製作方法與圖3所示實施例中介紹的相同。
參考圖5是本發明所提供的電阻存儲器的第三個實施例的橫截面結構圖。如圖5所示，
此實施例中，電阻存儲介質層是金屬氧化物的雙層薄膜結構，第一種電阻存儲介質薄膜202
在下電極201上形成，材料和製作方法與圖4所示實施例中介紹的相同。第二種電阻存儲
介質薄膜212在下第一種電阻存儲介質薄膜202上形成，其材料可以是CuO， WO， TiO，
NiO， HfO， ZnO, ZrO， FeO， TaO, CoO， NbO， LiNiO， InZnO， VO， SrZrO， SrTiO, CrO中
的一種，或多種的混合物，但組成成分區別於第一種電阻存儲介質薄膜202。其可以用化
學反應濺射或物理汽相沉積或化學汽相沉積或原子層澱積(ALD)等的方法製作。下電極
201，上電極203和摻雜控制層薄膜205的材料和製作方法與圖3所示實施例中介紹的相同。
參考圖6是本發明所提供的電阻存儲器的第四個實施例的橫截面結構圖。如圖6所示， 其與參考圖5所示實施例區別在於摻雜控制層205位於雙層電阻存儲介質層202、 212與 下電極層201之間。此實施例中，摻雜控制層205的材料和製作方法與圖3所示實施例中 介紹的相同，下電極201和上電極203的材料和製作方法與圖4所示實施例中介紹的相同， 雙層電阻存儲介質層202、 212的材料和製作方法與圖五所示實施例中介紹的相同。
參考圖7是本發明所提供的電阻存儲器的第五個實施例的橫截面結構圖。如圖7所示， 該實施例結構在標準大馬士革銅互連工藝形成，上電極203由非化學劑量比的標準大馬士 革銅互連工藝中的TaN層與標準大馬士革銅互連工藝中的Ta層207及銅線層組成的3層 複合層結構。下電極201是銅互連中銅線層。絕緣介質層204在下電極層201上形成並利 用光刻工藝形成窗口，電阻存儲介質薄膜202在下電極201上形成，其可以是CuO， WO，Ti0， Ni0， Hf0， Zn0， Zr0， Fe0' Ta0， CoO， NbO, LiNiO， InZnO， V0, SrZrO， SrTiO， Cr0中的一種，或多種的混合物。可以通過熱氧化、等離子氧化、物理汽相沉積、化學汽 相沉積、原子層澱積(ALD)等方法形成，此具體實施例中提供一種直接等離子氧化下電 極Cu201得到的Cux0作為電阻存儲介質層202的方法。摻雜控制層205在下電極202上 形成，摻雜控制層205可以是金屬氮化物、金屬氧化物或金屬氮氧化物薄膜，其包括但不 限於TaN， TiN， TaON， TiON。摻雜控制層薄膜應有一定的導電性能，其電阻應小於2. 33R。lf (R。n存儲薄膜為低阻態電阻)。可以使用物理濺射、化學反應濺射、物理汽相沉積、化學汽 相沉積或原子層澱積(ALD)等方法製作後再經化學機械拋光(CMP)，或光刻的方法形成 圖7所示的圖形。上電極層203在摻雜控制層205上形成，使用標準大馬士革銅互連工藝 製作。在此具體實施例中大馬士革工藝形成的非化學劑量比的標準大馬士革銅互連工藝 中的TaN層與標準大馬士革銅互連工藝中的Ta層共同提供摻雜金屬Ta，通過摻雜控制層 205對電阻存儲介質層202摻雜，並控制其摻雜含量。
接下來，進一步將結合圖3所示實施例結構說明使用本發明的電阻隨機存儲器在性能 上的改進。下電極201是銅互連中銅線層，直接等離子氧化Cu下電極201得到的厚度為 100nm CuxO電阻存儲介質層202 ，再用化學反應濺的方法形成厚度為15nm TaN摻雜控制 層205，然後用濺射的方法形成厚度為10nm Ru金屬層和50nra Cu金屬層的複合上電極層 203。通過15nm的TaN摻雜控制層，實現對CuxO電阻存儲介質層202的金屬Ru摻雜，Ru 金屬元素在CuxO電阻存儲介質層202中摻雜的分布及其含量穩定。圖8(a)展示此器件在 編程極性上的改進，曲線101和102表示起始態為高阻的IV曲線，可以看到上電極加正 壓時不能實現置位(set)操作，置位操作只能用負向電壓。但復位(reset)仍可以用正 向操作實現(如曲線100所示)。圖8 (b)展示了此器件在穩定高阻態或者低阻態的阻值 的效果。低阻分布曲線111和高阻分布曲線112為此器件的高阻和低阻分布情況。低阻分 布曲線121和高阻分布曲線122為沒有使用摻雜控制層時器件高阻和低阻分布情況。可以 看出適用本發明結構後高阻態和低阻態的分布集中了很多。
在不偏離本發明的精神和範圍的情況下還可以構成許多有很大差別的實施例。應當 理解，除了如所附的權利要求所限定的，本發明不限於在說明書中所述的具體實施例。 參考文獻
formula see original document page 8[2] Kyoobo Jung， Joonhyuk Choi, Yongmin Kim， "Resistance Switching Characteristics in Li-doped Ni0，， J如p7.屍/ j^… ra丄甜，屍，鵬鵬 Dongsoo Lee， Dong_jun Seong， Hye jung Choi， "Excellent uniformity and reproducible resistance switching characteristics of doped binary metal oxides for non-volatile resistance memory applications" H 7fec力"ig. ， 2007 。
權利要求
1.一種具有摻雜控制層的電阻存儲器，包括下電極層、電阻存儲介質層和上電極層，其特徵在於所述電阻存儲器還包括與電阻存儲介質層直接相接觸的摻雜控制層。
2. 根據權利要求1所述電阻存儲器，其特徵在於所述摻雜控制層為金屬氮化物、金 屬氧化物或金屬氮氧化物薄膜。
3. 根據權利要求1所述電阻存儲器，其特徵在於所述摻雜控制層位於所述電阻存儲 介質層和所述上電極層之間。
4. 根據權利要求1或3所述電阻存儲器，其特徵在於所述上電極層為單質金屬層， 或多種金屬的合金層，或非化學計量比的金屬化合物層，或多種非化學計量比的金屬化合 物的混合物層。
5. 根據權利要求1所述電阻存儲器，其特徵在於所述摻雜控制層位於所述電阻存儲 介質層和所述下電極層之間。
6. 根據權利要求1或5所述電阻存儲器，其特徵在於所述下電極層為單質金屬層， 或多種金屬的合金層，或非化學計量比的金屬化合物層，或多種非化學計量比的金屬化合 物的混合物層。
7. 根據權利要求1所述電阻存儲器，其特徵在於所述上電極層為單層金屬層，或者 為複合層金屬層。
8. 根據權利要求1所述電阻存儲器，其特徵在於所述下電極層為單層金屬層，或者 為複合層金屬層。
9. 根據權利要求1所述電阻存儲器，其特徵在於所述存儲介質層為一種金屬氧化物， 或多種金屬氧化物的混合物，或不同種金屬氧化物的複合疊層。
全文摘要
本發明屬微電子技術領域，具體涉及一種具有摻雜控制層的電阻存儲器。該電阻存儲器包括上電極、下電極、用於實現電阻值的存儲轉換的電阻存儲介質層、用來實現對所述電阻存儲介質層的金屬元素摻雜及其摻雜含量控制的摻雜控制層。摻雜控制層與電阻存儲介質層直接，上電極或者下電極中的金屬元素透過摻雜控制層向存儲介質層表面擴散，以實現對電阻存儲介質層的可控低摻雜，從而達到穩定電阻存儲器的電學性能的目的。
文檔編號H01L45/00GK101315969SQ20081003960
公開日2008年12月3日 申請日期2008年6月26日 優先權日2008年6月26日
發明者鵬 周, 明 尹, 林殷茵 申請人:復旦大學