一種基於嵌入式處理器的二值圖像連通域檢測方法
2023-05-03 00:00:41
專利名稱：一種基於嵌入式處理器的二值圖像連通域檢測方法
技術領域：
本發明涉及一種基於嵌入式處理器的二值圖像連通域檢測新方法，具體指通過嵌入式處理平臺方法實現高速二值圖像連通域檢測。系統包括FPGA2和DSP6等嵌入式處理器，完成高速圖像採集、高效目標識別及跟蹤、遠程傳輸等功能。其中目標識別方法採用一次掃描方式完成方形目標頂點標註，進而實現目標識別功能，適用於嵌入式圖像處理器的流水線操作。
背景技術：
隨著數位訊號處理器的發展，基於嵌入式技術的目標提取和跟蹤、數據挖掘及模式識別等成為研究熱點。其中，基於嵌入式處理器的目標識別系統由於系統運算能力及存儲空間的限制，二者存在矛盾。如何在嵌入式平臺中實現高效的目標識別和跟蹤是近年研究的重點，也是待解決的問題。雖然嵌入式處理器處理能力逐漸提高，存儲介質容量逐漸增加，但圖像傳輸速率和數據量也同樣增長迅速。高效的嵌入式目標識別與跟蹤平臺仍然是研究的重要課題，本發明涉及一種基於嵌入式處理器的高效目標識別與跟蹤系統，其識別效率較傳統方法提高近5倍。
發明內容
本發明為了解決基於嵌入式處理器的目標識別系統由於系統運算能力及存儲空間的限制的問題，本發明提供一種基於嵌入式處理器的二值圖像連通域檢測方法。一種基於嵌入式處理器的二值圖像連通域檢測方法，該方法由以下步驟實現步驟一、FPGA採集相機圖像數據存儲在第一 SDRAM和第二 SDRAM中，同時對採集的圖像數據進行中值濾波和二值化處理；並將處理後的圖像數據傳輸至DSP ；步驟二、DSP接收步驟一所述的處理後的圖像數據，並將處理後的圖像數據存儲至第三SDRAM和第四SDRAM中；步驟三、DSP讀取第三SDRAM和第四SDRAM中的圖像數據並判斷圖像數據的像素點是否為目標點，是像素點時，判斷左方標記和上方標記序號的大小，DSP尋找小的標記序號作為有效標記；步驟四、執行標記記錄，DSP將步驟三的判斷的結果寫入第三SDRAM和第四SDRAM，然後選擇增加目標標號，再執行更新位置信息，DSP根據已經判斷的當前像素的目標標號和當前像素的位置信息，更新相應目標的位置信息，並存儲至第三SDRAM和第四SDRAM中，並通過乙太網控制器傳輸至乙太網絡；然後設置無效標記，即當上方標記與左方標記均有效且不相等時，DSP將標記較大的序號置為無效。本發明的工作原理相機採集的圖像通過本系統採集後經過濾波平滑處理後，利用動態閾值分割的方法轉換為二值圖像。接下來，通過高效的目標檢測方式識別目標，進而對目標進行跟蹤。高效的目標識別方法主要採用流水線操作方式，利用系統的高速存儲器接口高速讀取數據並運算，最終給出目標的最小外接矩形信息和目標面積。目標識別跟蹤算法運行在此系統中，系統由FPGA和DSP組成。其中FPGA採集相機數據、原始圖像濾波、動態閾值二值化等功能，並傳輸至DSP，DSP完成高效的目標識別和跟蹤功能。本發明的有益效果本發明所述方法的識別過程只需佔用一般原始圖像大小的存儲空間。在檢測目標過程中只需掃描一次原始圖像數據，效率較高。
圖1為本發明所述的一種基於嵌入式處理器的二值圖像連通域檢測方法的結構框圖；圖2為本發明所述的一種基於嵌入式處理器的二值圖像連通域檢測方法的流程圖；圖3為本發明所述的一種基於嵌入式處理器的二值圖像連通域檢測方法中識別算法流程圖。
具體實施例方式下面結合附圖具體說明本實施方式，如附圖1所示，相機的數據通過I/O接口輸入至FPGA，FPGA採集數據並在第一 SDRAM、第二 SDRAM中緩存，FPGA與第一 SDRAM、第二 SDRAM通過I/O接口連接，第一 FLASH作為FPGA的程序存儲器，與FPGA通過I/O接口連接。FPGA與DSP通過EMIF接口連接，DSP與第三SDRAM、第四SDRAM通過EMIF接口連接，作為程序存儲器，DSP與第二 FLASH同樣通過EMIF接口連接。數據處理結果可通過乙太網控制器傳輸至上位機或遠程伺服器，DSP與乙太網控制器通過網絡接口連接。其中，高速相機數據通過FPGA採集，並IO接口暫存至高速第一 SDRAM和第二SDRAM中。採集到完整圖像後傳輸至DSP中，傳輸鏈路為高速EMIF接口。DSP將接收的圖像數據存儲至第三SDRAM、第四SDRAM中，目標識別算法從第三SDRAM、第四SDRAM中讀取圖像數據並完成運算。步驟一、FPGA採集相機圖像數據存儲在第一 SDRAM和第二 SDRAM中，同時對採集的圖像數據進行中值濾波和二值化處理；並將處理後的圖像數據傳輸至DSP ；步驟二、DSP接收步驟一所述的處理後的圖像數據，並將處理後的圖像數據存儲至第三SDRAM和第四SDRAM中；步驟三、DSP讀取第三SDRAM和第四SDRAM中的圖像數據並判斷圖像數據的像素點是否為目標點，是像素點時，判斷左方標記和上方標記序號的大小，DSP尋找小的標記序號作為有效標記；步驟四、執行標記記錄，DSP將步驟三的判斷的結果寫入第三SDRAM和第四SDRAM，然後選擇增加目標標號，再執行更新位置信息，DSP根據已經判斷的當前像素的目標標號和當前像素的位置信息，更新相應目標的位置信息，並存儲至第三SDRAM和第四SDRAM中，將結果通過乙太網控制器傳輸至乙太網絡；然後設置無效標記，即當上方標記與左方標記均有效且不相等時，DSP將標記較大的序號置為無效。結合圖2說明本實施方式，圖2為算法基本框圖；步驟一、圖像採集，由FPGA根據圖像的同步信號判斷圖像的格式和大小，完成圖像的採集功能，並將採集的通過IO接口圖像存儲至SDRAM、SDRAM中；步驟二、執行圖像數據預處理，包括中值濾波及二值化處理。執行圖像內部傳輸，通過高速EMIF接口傳輸至DSP ；步驟三、執行高速數據讀取，DSP從SDRAM和SDRAM中讀取數據，判斷像素點是否為目標點，此步驟的目的是去掉無需判斷的像素點，減少運算次數；然後執行目標標號判斷，在第三SDRAM和第四SDRAM中讀取的數據中判斷左標記和上標記序號大小。其中，左標記和上標記為第三SDRAM和第四SDRAM中存儲的當前像素左方和上方的目標標號。此步驟目的是將當前像素標記歸入相應目標中，找到與當前像素連通的目標標號；然後執行尋找有效標記，目的是當上方標記與左方標記均無效時尋找同一行較小標記號最近的有效標記，以保證正確判斷目標；步驟四、執行標記記錄，將判斷的基本結果寫入第三SDRAM和第四SDRAM，目的是記錄當前像素的目標標號；然後執行增加目標標號，此步驟根據DSP具體情況執行增加目標標號或不增加目標標號；再執行更新位置信息，DSP根據已經判斷的當前像素的目標標號和當前像素的位置信息，更新相應目標的位置信息，並存儲至第三SDRAM和第四SDRAM中，將結果通過乙太網控制器傳輸至乙太網絡；然後設置無效標記，目的是當上方標記與左方標記均有效且不相等時，DSP將標記號較大的置為無效。附圖2為識別算法具體流程圖，具體實施方法如下首先從DSP從第三SDRAM和第四SDRAM中讀取目標像素信息，判斷此像素是否為目標像素。以像素不參與運算，繼續判斷下一個像素；若像素參與運算，進入下一步操作。進一步，從第三SDRAM或第四SDRAM中讀取像素數據並判斷此像素位置坐標(X，y)，存在以下四種情況一、x=0,y=0 ;將第三SDRAM或第四SDRAM中存儲的目標標記置為I,作為第I個目標標記。DSP將標記寫入第三SDRAM或第四SDRAM中的標記矩陣，DSP通過計算更新位置信
息並退出。二、x>0，y=0 ;如果第三SDRAM或第四SDRAM中的標記矩陣中左方標記為0，標記自增I，將標記寫入第三SDRAM或第四SDRAM的標記矩陣，DSP通過計算更新位置信息並退出；若左方標記不為0，將左方標記寫入第三SDRAM或第四SDRAM的標記矩陣對應位置，DSP通過計算更新位置信息並退出。三、x=0，y>0 ;如果第三SDRAM或第四SDRAM的標記矩陣中上方標記為0，標記自增
I，將標記寫入第三SDRAM或第四SDRAM標記矩陣，DSP通過計算更新位置信息並退出；若標記不為0，將上方標記寫入標記矩陣對應位置，DSP通過計算更新位置信息並退出。四、x>0，y>0 ;此類情況需考慮以下兩個方面(I)、第三SDRAM或第四SDRAM中標記矩陣中上方標記和左方標記有一個為O若第三SDRAM或第四SDRAM的標記矩陣上方標記和左方標記均為0，標記自增I，將標記寫入標記矩陣，DSP通過計算更新位置信息並推出；若上方標記不為0，DSP判斷此標記是否為有效標記，將上方標記最近的有效標記寫入第三SDRAM或第四SDRAM中的標記矩陣。DSP根據位置信息表判斷現有標記與上方標記的位置，更新位置信息並退出；若左方標記不為O, DSP判斷此標記是否為有效標記,將左方標記最近的有效標記寫入第三SDRAM或第四SDRAM的標記矩陣。DSP根據位置信息表判斷現有標記與左方標記的位置，更新位置信息並退出。(2)、第三SDRAM或第四SDRAM中標記矩陣中上方標記和左方標記均不為0，DSP判斷上方標記與左方標記若相等，將上方標記寫入第三SDRAM或第四SDRAM的標記矩陣並退出；DSP判斷若上方標記與左方標記不同，判斷上方標記與左方標記大小,選擇較小的一個並判斷其是否為有效標記。若不是有效標記，尋找比其標記號小的最近的有效標記寫入第三SDRAM或第四SDRAM中的標記矩陣，將上方標記與左方標記中較大的標記號置為無效，DSP根據上方標記與左方標記更新有效標記目標的位置信息並退出。
權利要求
1.一種基於嵌入式處理器的二值圖像連通域檢測方法，其特徵是，該方法由以下步驟實現步驟一、FPGA採集相機圖像數據存儲在第一 SDRAM和第二 SDRAM中，同時對採集的圖像數據進行中值濾波和二值化處理；並將處理後的圖像數據傳輸至DSP ；步驟二、DSP接收步驟一所述的處理後的圖像數據，並將處理後的圖像數據存儲至第三 SDRAM和第四SDRAM中；步驟三、DSP讀取第三SDRAM和第四SDRAM中的圖像數據並判斷圖像數據的像素點是否為目標點，是像素點時，判斷左方標記和上方標記序號的大小，DSP尋找小的標記序號作為有效標記；步驟四、執行標記記錄，DSP將步驟三的判斷的結果寫入第三SDRAM和第四SDRAM，然後選擇增加目標標號，再執行更新位置信息，DSP根據已經判斷的當前像素的目標標號和當前像素的位置信息，更新相應目標的位置信息，並存儲至第三SDRAM和第四SDRAM中，並通過乙太網控制器傳輸至乙太網絡；然後設置無效標記，即當上方標記與左方標記均有效且不相等時，DSP將標記較大的序號置為無效。
2.根據權利要求1所述的一種基於嵌入式處理器的二值圖像連通域檢測方法，其特徵在於，相機數據通過IO接口輸入至FPGA，FPGA與第一 SDRAM、第二 SDRAM通過IO接口連接，第一 FLASH與FPGA通過IO接口連接；FPGA與DSP通過EMIF接口連接，DSP與第三 SDRAM、第四SDRAM和第二 FLASH通過EMIF接口連接DSP與乙太網控制器通過網絡接口連接。
全文摘要
一種基於嵌入式處理器的二值圖像連通域檢測方法，涉及一種基於嵌入式處理器的二值圖像連通域檢測新方法，為了解決基於嵌入式處理器的目標識別系統由於系統運算能力及存儲空間的限制的問題採用高速FPGA和DSP搭建系統，實現高速圖像採集，高效的目標識別跟蹤及遠程傳輸等功能。其中，採集部分採用完全並行操作，高效的目標識別算法完全採用流水線操作，本系統在存儲空間佔用率及系統運行效率方面較傳統算法均有較大的提高。其中，目標識別效率較傳統的方法提高近5倍。
文檔編號G06T7/00GK103020972SQ20121058394
公開日2013年4月3日 申請日期2012年12月28日 優先權日2012年12月28日
發明者曹景太, 趙金宇, 賈建祿, 王斌, 王鳴浩, 吳元昊, 張世學, 王國強 申請人:中國科學院長春光學精密機械與物理研究所