軌到軌差分輸入電路的製作方法

2023-09-18 19:33:10

軌到軌差分輸入電路的製作方法
【專利摘要】本發明公開了一種軌到軌差分輸入電路，包括PMOS差分對和NMOS差分對、PMOS開關管和NMOS開關管、PMOS電流源和NMOS電流源以及PMOS電流鏡和NMOS電流鏡。其中PMOS電流源和NMOS電流源輸出的電流相等，PMOS電流源包括構成共源共柵結構的第一和第二PMOS電晶體；NMOS電流源包括構成共源共柵結構的第一和第二NMOS電晶體。本發明的軌到軌差分輸入電路能夠提高尾電流精度，達到更好的跨導恆定的效果。
【專利說明】軌到軌差分輸入電路
【技術領域】
[0001]本發明涉及運算放大器，特別涉及運算放大器電路中的軌到軌差分輸入級電路。【背景技術】
[0002]在軌到軌的運算放大器(railto rail operational amplifier, Rail-to-RaiIOPAMP)設計中，要求輸入級從電源低電位至高電位，即在軌到軌電壓範圍內具有恆定跨導的功能(constant transconductance)。然而,單獨的PMOS或NMOS差分輸入對在全電壓範圍內將處於截止、亞閾值、線性和飽和四個工作區域，其跨導是變化的，可由零變化至最大值。
[0003]由於PMOS差分對在低電壓下處於飽和區，而在高電壓下處於截止區；而NMOS差分對則恰好相反，其在高電壓下處於飽和區，在低電壓下處於截止區。根據這個特性，使NMOS差分對與PMOS差分對並聯作為輸入級時，當NMOS差分對的電晶體截止的時候PMOS差分對的電晶體開啟，或PMOS差分對的電晶體截止的時候NMOS差分對的電晶體開啟；因此電路的跨導恆大於零。另一方面，在輸入電壓處於高或低電平時，輸入級只有NMOS差分對或PMOS差分對開啟，則電路的總跨導為:
【權利要求】
1.一種軌到軌差分輸入電路,其特徵在於,包括: PMOS差分對電晶體(PM1，PM2)和NMOS差分對電晶體(匪I，匪2)，其柵極接收差分輸入信號; PMOS開關電晶體(PM3)和NMOS開關電晶體(NM3)； PMOS電流源和NMOS電流源；以及 PMOS電流鏡和NMOS電流鏡，均為三倍電流鏡； 其中，所述PMOS差分對電晶體(PMl，PM2)的源極與所述PMOS開關電晶體(PM3)的源極、所述PMOS電流鏡的輸出端和所述PMOS電流源的輸出端相連；所述NMOS差分對電晶體(Wl，W2)的源極與所述NMOS開關電晶體(W3)的源極、所述NMOS電流鏡的輸出端和所述匪OS電流源的輸出端相連， 其中，所述PMOS電流源和NMOS電流源輸出的電流相等，所述PMOS電流源包括構成共源共柵結構的第一 PMOS電晶體(PM4)和第二 PMOS電晶體(PM7);所述NMOS電流源包括構成共源共柵結構的第一 NMOS電晶體(NM4)和第二 NMOS電晶體(NM7)。
2.如權利要求1所述的軌到軌差分輸入電路，其特徵在於， 所述PMOS電流鏡為共源共柵電流鏡，其包括第三PMOS電晶體、第四PMOS電晶體、第五PMOS電晶體和第六PMOS電晶體(PM5，PM6, PM8, PM9)，所述第三和第四PMOS電晶體(PM5，PM6)的源極共同連接至電源、柵極共同連接至所述第四PMOS電晶體(PM6)的漏極、漏極分別與所述第五和第六PMOS電晶體(PM8，PM9)的源極相接，所述第五和第六PMOS電晶體(PM8，PM9)的柵極共同連接至所述第六PMOS電晶體(PM9)的漏極並與所述NMOS開關電晶體(NM3)的漏極相連，所述第五PMOS電晶體(PM8)的漏極作為所述PMOS電流鏡的輸出端； 所述NMOS電流鏡為共源共柵電流鏡，其包括第三NMOS電晶體、第四NMOS電晶體、第五NMOS電晶體和第六NMOS電晶體(NM5，NM6, NM8, NM9)，所述第三和第四NMOS電晶體(NM5，NM6)的源極共同接地、柵極共同連接至所述第四NMOS電晶體(NM6)的漏極、漏極分別與所述第五和第六NMOS電晶體(NM8，NM9)的源極相接，所述第五和第六NMOS電晶體(NM8，NM9)的柵極共同連接至所述第六NMOS電晶體(NM9)的漏極並與所述PMOS開關電晶體(PM3)的漏極相連，所述第五NMOS電晶體(NM8)的漏極作為所述NMOS電流鏡的輸出端。
3.如權利要求1所述的軌到軌差分輸入電路，其特徵在於，所述第一PMOS電晶體(PM4)工作在飽和區，所述第一 NMOS電晶體(NM4)工作在飽和區。
4.如權利要求3所述的軌到軌差分輸入電路，其特徵在於，所述第二PMOS電晶體(PM7)工作在飽和區，所述第二 NMOS電晶體(匪7)工作在飽和區。
5.如權利要求1所述的軌到軌差分輸入電路，其特徵在於， 所述第一 PMOS電晶體(PM4)的源極連接至電源，柵極被提供第一偏置電壓，漏極連接所述第二 PMOS電晶體(PM7)的源極；所述第二 PMOS電晶體(PM7)的柵極被提供第二偏置電壓，漏極作為所述PMOS電流源的輸出端； 所述第一 NMOS電晶體(NM4)的源極接地，柵極被提供第三偏置電壓，漏極連接所述第二 NMOS電晶體(NM7)的 源極；所述第二 NMOS電晶體(NM7)的柵極被提供第四偏置電壓，漏極作為所述NMOS電流源的輸出端。
6.如權利要求2所述的軌到軌差分輸入電路，其特徵在於，所述第三PMOS電晶體(PM5)的寬長比是所述第四PMOS電晶體(PM6)的寬長比的三倍，所述第五PMOS電晶體(PM8)的寬長比是所述第六PMOS電晶體(PM9)的寬長比的三倍；所述第三NMOS電晶體(匪5)的寬長比是所述第四NMOS電晶體(NM6)的寬長比的三倍，所述第五NMOS電晶體(NM8)的寬長比是所述第六NMOS電晶體(NM9)的寬長比的三倍。
7.如權利要求2所述的軌到軌差分輸入電路，其特徵在於，所述NMOS開關電晶體(匪3)的柵極被提供第五偏置電壓，所述PMOS開關電晶體(PM3)的柵極被提供第六偏置電壓。
8.—種運算放大器電路，其特徵在於，包括: 如權利要求1~7任一項所述的軌到軌差分輸入電路；以及 輸出電 路。
【文檔編號】H03F1/30GK103973247SQ201410215814
【公開日】2014年8月6日 申請日期:2014年5月20日 優先權日:2014年5月20日
【發明者】謝加雄, 張寧, 馬騰飛 申請人:上海華力微電子有限公司