雙向箝位電路的製作方法

2023-09-10 02:58:00

專利名稱：雙向箝位電路的製作方法
通常為了防止電路被可能出現的浪湧電壓、靜電放電(ESD)、或過載而損壞，在這些電路中均設有必要的保護電路，如

圖1.所示。
射頻信號是雙向信號，即有正、負極性之分。在圖1.(a)電路中，D是由二極體d1和d2組成的二極體組，過高的電平(含正、負極性電壓)被限制(即被箝位)在由二極體d1和d2的正嚮導通電壓上。當一個放大器(或IC)的輸出端需要獲得更高的保護箝位電壓時，通常把多個二極體組D串聯起來使用，如圖1.(b)所示。將N個二極體組串聯起來便可獲得N倍於二極體d1和d2的正嚮導通電壓的箝位電壓。當要求的箝位電壓較高時，則N的數值可能大於10以上，這樣一來，就顯得過於繁雜。
圖1.(c)是目前流行的一種獲得高箝位電壓(幾伏以上)的箝位電路。它是通過對二極體d1和d2加一定的反向偏置電壓來實現的。這個電路的箝位電壓大約等於偏置電阻R1和R2上的直流電壓降，VR1和VR2。然而，實際上，圖1.(c)電路並不能達到預期的目的。對於圖1.(c)電路，對不同極性的較高電壓的箝位，正、負是不對稱的。對負極性的電壓而言，當其幅度大於R1上的反偏電壓Vd1時，二極體d1導通，因而A點的電位被箝位在(-Vd1)上。但對於正極性的輸入，當其幅度大於R2上的反偏電壓VR2時，二極體d2導通，對電容C3進行充電，達到A點的正極性峰值。由於，R3的值通常很大，可被忽略。這樣一來，B點的電位將一直保持在這一峰值電壓上，而且隨A點的電位升高而升高。這樣一來，A點的電位對正極性輸入而言，並沒有被箝位。換言之，A點的電位由於d2和C3的峰值檢波作用而一直跟隨正極性的輸入增加而增加。
從以上的分析表明，圖1.(c)電路不能把較大的正極性輸入電平箝位在要求的偏置電壓上，因此不能起到保護器件或設備免受較大的正極性電壓衝擊而損壞的目的。
本發明雙向箝位電路是圖1.(c)電路的一種改進型。它可以實現任意設定電位的雙向箝位功能。
本發明雙向箝位電路的電路如圖2.所示。與圖1.中的二極體組相同，圖2.中的二極體組D是個串聯型PIN開關二極體組。圖2.(a)是適用於正電壓供電的電路，圖2.(b)是適用於負電壓供電的電路。其關鍵特點在於在B點加設了一個齊納二極體WD，使得在B點構成一個低內阻的穩壓源，B點的電位不可能高過齊納二極體的擊穿電壓，而齊納二極體的擊穿電壓是穩定的。C3是為了減小WD的交流阻抗而設計的。
由圖2.可知，當偏置電阻R1＝R2時，二極體d1和d2的反偏電壓Vd1＝Vd2＝VWD/2。也就是說，由圖2.所示的本發明雙向箝位電路可把A點的電位，雙向箝位在±VWD/2上，選擇不同擊穿電壓的齊納二極體便得到不同的箝位電壓。所以，本發明雙向箝位電路的箝位電平是可以預先設定的。當採用圖2.所示的本發明雙向箝位電路時，若有ESD、浪湧、或者過高的電壓饋入時，可對器件和設備實施有效的保護。
本發明雙向箝位電路可廣泛地用於採用如SiGe、GaAs等對靜電放電(ESD)敏感的器件的各種電子設備中。
權利要求
本發明雙向箝位電路是加有反向偏置的二極體組的雙向箝位電路的一種改進型。其特點是採用具有低內阻的穩壓電源對二極體進行偏置，這種低內阻穩壓源可以是優良的齊納二極體、三端穩壓器或其它低內阻穩壓電源。
全文摘要
本發明雙向箝位電路是一種用於保護儀器、設備、器件，使其免於被靜電放電(ESD)以及浪湧電壓損壞的改進型電路。通常，雙向箝位電路是一種用於保護儀器、設備、器件，使其免於被靜電放電(ESD)以及浪湧電壓損壞。然而，簡單地用偏置來獲得高電位的雙向箝位電路難以獲得理想的箝位效果。本發明的雙向箝位電路，用一隻串聯型PIN開關二極體組，加以適當的反向偏壓，而反向偏置電源採用低內阻電壓源，從而獲得真正的雙向箝位功能。
文檔編號H02H9/00GK1972058SQ20051011965
公開日2007年5月30日 申請日期2005年11月25日 優先權日2005年11月25日
發明者張九愚 申請人:深圳市萬和電子有限公司