差分性能的單端通道校正的製作方法
2023-09-19 21:35:50
專利名稱：差分性能的單端通道校正的製作方法
技術領域：
本發明一般涉及電子的自動測試裝置。本發明特別涉及單端信號的消除偏移(deskewing)線對，從而它們能夠被用作測試不同組件的差分信號。
背景技術：
自動測試裝置(ATE)在半導體器件製造中扮演著重要的角色。通常製造者使用自動測試裝置—或「檢測器」—以檢驗薄片半導體器件的工作和製造過程的包裝器件階段。製造者也使用ATE以諸如速度的各種技術指標將各種器件分級。然後，標記零件，並按照它們測試的性能級別將它們售出。
圖1說明了高度簡化的ATE系統。如圖1所示，主計算機118經過一般表示為110a-110e的多個管腳電子通道(pin electronicschannels)，運行用於測試DUT 122的測試程序。每個管腳電子通道有I/O終端(120a-120e)用於連接每個對應通道到DUT 122。典型地，每個管腳電子通道包括驅動器電路112、檢測器電路114、和通道附加電路116(channel overhead circuitry)。
通道附加電路116執行許多功能。通常它包括DACs(數字模擬轉換器)，其用於驅動器電路112建立驅動電平，和DACs，其用於檢測器電路114建立閾值電平。它也控制驅動器電路112及時地在精確控制的瞬時應用信號邊沿，和控制檢測器電路114，以及時地以精確控制的瞬時採樣輸入信號。通道附加電路116包括存儲器，其用於通過驅動器電路112，來存儲用於DUT的數字向量，和用於存儲由檢測器電路114採樣的數字狀態。
ATE系統通常關注精確地產生單端信號。然而，我們認識到也有精確地產生差分信號的需要。單端信號通過提供參照接地的一個信號來傳輸數字邏輯，與單端信號相相反，差分信號按照兩個互補信號的差來傳輸數字邏輯，其中兩個信號均是不接地的。
ATE系統通常使用產生差分信號的單端硬體。按照這一技術，測試系統利用了成對的驅動器，來產生按照互補變化的單端信號。為了提供足夠精確的計時信號，必須使單端信號在位於它們應用於的DUT的位置，位於或接近各自50％的點處相交(cross)。為滿足這些要求，測試器必須緊緊地控制計時偏移。
常規的測試系統利用了減少單端通道之間的計時偏移的過程。這些過程通常涉及調整可變延遲線，來使不同的驅動信號，在基本上相同的時間到達DUT的節點。這些方法的一實例是授與美國麻薩諸塞州波士頓的Teradyne，Inc公司的公開的美國專利4660197，題目是「同步多個通道電路測試器的電路」。
我們已經認識到，用於減少偏移(或「消除偏移」)(deskewing)的常規方法遇到的問題是小量但顯著的誤差。例如，常規的消除偏移的方法利用通道檢測器，用於測量該通道對應的驅動器的延遲。我們已經發現，不同檢測器之間的小量的閾值電平差引入了計時誤差，該誤差影響消除偏移的精確性。因為驅動器邊沿有固定的斜率，因此在閾值電平中的誤差轉換為計時誤差，使檢測器誤報驅動器邊沿出現的時間。
另外，檢測器電路本身也有偏移(skew)。儘管多數測試系統提供了消除偏移檢測器的過程，但是檢測器之間的偏移殘餘量添加到了驅動器的偏移中，因此降低了驅動器精度。這些誤差的組合可能是足夠大，以至不能保證由驅動器產生的差分信號在位於或接近於它們的50％的點處相交。
發明概述在上述背景下，本發明的目的是以比使用常規技術更為精確地減少用於產生差分信號的單端信號之間的計時偏移(timing skew)。
為了達到上述的目的、其它目的以及優點，將測量電路連接到第一和第二驅動器電路的輸出。該測量電路包括連接到第一驅動器電路輸出的第一個輸入和連接到第二驅動器電路輸出的第二輸入。使用第一和第二驅動器電路中的每個電路來產生邊沿。來自驅動器的邊沿向DUT上的非終端負載和測量電路傳播，在該測量電路，它們使測量電路的第一和第二輸入中的每個輸入產生第一電壓階躍。當這些邊沿在DUT遇到各自的非終端負載時，它們反射回到測量電路，在該測量電路它們使第一和第二輸入中的每個輸入產生第二電壓階躍。然後，測量該測量電路的兩個輸入的第一和第兩電壓階躍之間的時間差。對應於該時間差，將第一和第二驅動器電路中的至少一個電路的延遲調整到基本上等於從第一和第二驅動器電路到DUT的邊沿的到達時間。因為一個電路(例如測量電路)測量來自兩個驅動器的延遲，因此消除了與使用兩個檢測器電路相聯繫的誤差，並且得到更精確的結果。
附圖簡述從肯定的描述和繪圖中，本發明其他的目的，優點和新穎的特徵將變得顯而易見，其中圖1是常規ATE系統的簡化部分的方框圖；圖2是本發明可以實現的數字通道的簡化部分的方框圖；圖3是表示按照本發明的用於差分應用的消除偏移的驅動器電路過程的流程圖； 和圖4是表示與使用圖2的數字通道來消除偏移的驅動器電路有關的各種波形的計時圖。
優選實施例的描述拓撲結構圖2表示按照本發明構建的用於自動測試裝置的數字通道200的拓撲結構。如圖2所示，第一和第二驅動器210和212經過到DUT的第一和第二節點的、標記為DUT HI和DUT LO的、各自的傳輸通路，來提供單端輸出信號。圖2的DUT類似於圖1的DUT 122，圖2的傳輸通路類似於圖1的信號通路120a-120e。
可變延遲電路224和226延遲從第一和第二驅動器210和212到DUT信號的通過。另外，可變斜率電路(variable slew rate circuit)228和230改變由驅動器電路產生的驅動器信號的斜率(slew rate)。為精確地消除來自驅動器210和212信號的偏移，優選地，它們的斜率和它們到DUT的延遲應該是匹配的。
如圖2所示，數字通道200包括第一和第二單端比較器214和216。這些比較器的輸入分別地連接到驅動器210和212的輸出。優選地，比較器214和216中的每一個比較器提供兩個可編程的閾值，並作為常規窗口比較器(window comparator)。
圖2也示出了差分比較器218。差分比較器218比較兩個輸入信號(標記為「A」和「B」)與兩個預定閾值之間的差值，以產生輸出信號。該輸出信號表明信號A和B與其閾值之間的差值的相對值。因此，差分比較器218的工作方式類似於位於常規窗口比較器後的常規模擬差分放大器。差分比較器基本上以獨立於其輸入處的共模電壓進行工作。
優選地，差分比較器218包括鎖存器，其用於使其輸出狀態保持恆定，直到可編程的計時信號發出之時為止。能夠改變計時信號的位置，以便及時地在不同的瞬間檢查差分信號。測試系統在數據捕獲存儲器222內存儲來自差分比較器218的鎖存的輸出信號，其中可以通過測試程序有效地讀出它。
圖2也說明了共模比較器220。該比較器是類似於在美國專利申請09/525，557中公開的那種，題目是「用於自動測試裝置的具有共模比較器的檢測器」，引入此處作為參考。
如同差分比較器218，共模比較器接收來自於驅動器210和212的輸入信號A和B。共模比較器220監測它們的共模或平均值，而不是監測它們之間的差。共模比較器220比較信號A和B的平均值與可編程的閾值，以產生輸出信號。因此，共模比較器220的工作方式類似於連接到常規窗口比較器的常規平均電路(averaging circuit)。
優選地，在一個專用集成電路(ASIC)內製造圖2所示的電路。也可以使用包括多個ASICs和分散組件的其它實施方式。在實施的電路內，優選地，驅動器210和212與差分比較器218的輸入(A和B)之間的傳播延遲是匹配的。與之類似，優選地，驅動器與共模比較器220的輸入之間的傳播延遲是匹配的。
操作圖3說明了按照本發明的減小諸如圖2所示的驅動器的兩驅動器之間的計時偏移的過程。按照這一過程，測試系統使用諸如差分比較器218的測試電路，來確定每個驅動器和DUT之間的傳播延遲的差。對應於測得的延遲差，調整可變延遲線224和226的至少其中之一，來補償這一差值，從而使驅動器信號基本上同時到達DUT。
在310步驟開始，諸如驅動器210的第一驅動器產生邊沿，而諸如驅動器212的第二個驅動器產生一個恆定的電平，例如零伏特。來自第一驅動器210的邊沿傳播到DUT，它也傳播到差分比較器218的第一輸入(A)。圖4的波形410描繪了在差分比較器的第一輸入的信號。如圖4所示，當邊沿到達差分比較器的第一輸入時，它使輸入產生第一電壓階躍412。
當邊沿到達DUT時，該邊沿經傳輸通路被反射回到源，即，返回到第一驅動器210。從精確地控制的傳輸通路的阻抗到開路負載之間邊沿的變化，使邊沿的幅度大體加倍。然後，反射的邊沿反向傳輸到驅動器210，併到達差分比較器218的輸入。在這一點上，在差分比較器218的第一輸入信號產生了第二電壓階躍414，大體加倍了信號的幅度。
在這一部分的過程中，優選地從測試板或插座移去DUT，從而在DUT位置的負載基本上是開路的。優選地，傳輸通路有精確地一致的特徵阻抗，例如50歐姆。
我們已經認識到，在差分比較器的第一輸入中，分離第一和第二電壓階躍412和414的時間間隔(TDHI)大約等於在驅動器210和DUT終端之間的回程延遲(round-trip delay)。測試系統能夠按照如下方式測量大約的回程延遲。
測試系統將差分比較器218的閾值設置為第一電壓階躍預期的50％-點416。例如，如果由驅動器產生的信號在1～0伏(加倍前)之間變化，則優選地將差分比較器218的閾值設置為這一波動的中點或0.5伏。然後，使用常規技術，測試系統測量邊沿與比較器閾值相交的時間。例如，可以通過改變該時間做到這一點，在所述時間，當監測比較器輸出時，鎖存差分比較器218，以及在比較器改變狀態時調零。
一旦系統確定了第一電壓階躍出現的時間，則系統將閾值調整到第二電壓階躍414的50％-點418。例如，如果反射信號在0～-1伏變化，則優選地應該將閾值設置在-0.5伏。再使用常規技術，測試系統確定反射波形與閾值相交的時間。然後，在步驟316，計算驅動器信號的大約回程延遲。回程延遲等於第二階躍與其50％-點相交的時間減去第一階躍與其50％-點相交的時間。
然後，對第二驅動器電路(步驟318)重複以上過程。對於測量第二驅動器212的大約回程延遲，將第一驅動器210保持在恆定的電平，優選地為0伏，用邊沿來驅動第二驅動器212。除了第一和第二電壓階躍422和424出現在差分比較器218的第二輸入(B)外，基本上按照如上描述進行測量。因為第二輸入(B)是差分比較器的反向輸入，所以在比較器內，閾值426和428應該調整為反向值。例如，假設第二驅動器212產生一個在0～1伏變化的信號(反射除外)，差分比較器218的閾值應該設置在-0.5～-1.5伏，以分別捕獲第一和第二電壓階躍。
明顯地，我們已經認識到，這兩個回程延遲的差精確地等於在驅動器和相應的DUT終端之間偏移的兩倍。但是這一關係的有效性取決於從第一驅動器210到第一輸入(A)和從第二驅動器210到第二輸入(B)之間延遲的匹配的精確性。通過設計，優選地將電路200構建為滿足這一要求。
已知了驅動器信號到達DUT時它們之間的偏移後，通過調整可變延遲電路224和226，能夠補償這一偏移(步驟320)。例如，如果以上測量表明第一驅動器信號比第二到達DUT早，那麼可以將延遲電路224編程以增加它的延遲。或者，可以調整第二延遲電路，以減少它的延遲，或者，將兩個的延遲電路調整為分配的延遲差。
為了從以上技術獲得最好的結果，優選地，由第一和第二驅動器210和212產生信號的斜率也應匹配，且在進行上述匹配延遲的過程之前，斜率就應該是匹配的。為了測量來自驅動器信號的斜率，優選地，測試系統利用如上對測量延遲描述的同樣的差分比較器和基本技術。首先將差分比較器218的閾值設置到預期電壓波動的20％-點(例如，波形430的閾值432)。然後，使用常規的技術，確定驅動器信號與該20％閾值432相交的時間。然後，將閾值移到預期電壓波動的80％-點432，並確定80％相交的時間。20％和80％的相交時間的間隔正比於驅動器信號的斜率。然後，用同樣的技術測量第二驅動器212的斜率。一旦測得斜率，調整斜率調整電路228和230的至少其中之一，以到均衡兩信號的斜率(步驟314)。
優點以上描述的技術提供了在常規消除偏移技術中所沒有的優點。常規技術利用分開的檢測器電路來測量它們對應的驅動器的延遲，按照本發明的技術使用一個測量電路。因此，瞬時技術不會產生不同檢測器電路之間閾值電平的誤差。另外，因為，優選地，驅動器和測量電路之間的延遲是匹配的，所以為了精確地消除驅動器的偏移，不需要消除偏移的檢測器。在消除偏移的檢測器中的誤差不會降低驅動器的精確性。因為消除了各種誤差，所以能夠使驅動器210和212產生的差分信號在其50％-點或者鄰近點相交，因此更可靠地傳送數據。而且，因為驅動器電路210和212是固有單端的，所以它們能產生消除偏移的信號，根據測試的具體器件的測試需要，該消除偏移信號或者是單端的、或者差分的。
替代方案在描述了一個實施例後，可以進行多個替代的實施例或變化。例如，以上描述的實施例利用差分比較器218來確定第一和第二驅動器210和212的延遲和斜率。另一種選擇，可以使用共模比較器220。共模比較器220基於它們的平均值工作，而不是基於它們的第一和第二驅動器信號之間的差工作。另一種選擇，可以使用合適的至少具有兩個輸入的任何測量電路，該輸入用於接收來自驅動器的輸出信號。
在優選的實施例中，對每個驅動器提供了分開的可變延遲電路和斜率調整電路。另一種選擇，僅僅使用一個可變延遲電路和一個斜率調整電路。僅僅使用一個可變延遲電路的情況下，可變延遲電路與第一驅動器串聯設置，將將一個固定延遲電路添加到與第二驅動器的串聯中。可變延遲電路的延遲的中間值大約等於固定延遲電路的延遲，因此，能夠根據固定延遲電路的延遲，正向地或負向地調整可變延遲電路。類似地，僅僅使用一個斜率調整電路的情況下，沒有斜率調整電路的驅動器的斜率低於另一個驅動器的最大斜率。那麼，可以改變另一個驅動器的斜率調整電路，以均衡兩個驅動器的斜率。
以上描述的實施例是按照以下的特定順序進行的測量第一驅動器210的延遲；然後測量第二驅動器212的延遲。本領域普通技術人員容易地知道，這個順序是隨意的，並可以相反。
類似地，為了測量回程延遲，如上所示的第一驅動器210產生下降沿，所示的第二驅動器212產生上升沿。這也可以相反。或者，兩驅動器都產生和測量上升沿和下降沿。
在以上公開的實施例中，用於校正偏移的技術不能區分上升和下降沿。在一些例子中，需要分開地校正上升和下降沿。因此，按照另一選擇方案，對每個驅動器的上升和下降沿測量回程延遲。那麼，根據產生的是上升沿還是下降沿，在可變延遲電路224和226中建立了不同的延遲。
類似地，在校正斜率中，以上公開的技術不能區分上升和下降沿。另一選擇方案中，可以測量上升和下降沿的斜率，並對產生上升和下降沿能提供分開的校正。
如以上描述的，使用差分比較器218測量斜率。這一選擇為了簡潔和提高精確性，但並非要求的。斜率是單一信號的特徵一不是信號之間的特徵。因此，通過單端比較器214和216可以測量它，或者，通過共模比較器220來測量。另外，以上通過測量在20％-點和80％-點的電壓階躍，來測量斜率。隨著狀態變化可以變化這些測量的點，以在該情況下得到最好的結果。
在以上描述的技術中，使用單閾值電路來測量每個驅動器的回程延遲。首先，閾值電路將閾值設置在第一電壓階躍的中點；然後，將該閾值移動到第二電壓階躍的中點。可以相信，使用單閾值電路比使用兩個不同的閾值電路提供了較高的精確性。然而，本發明不應該被解釋為限於使用於單閾值電路。
邊沿的中點是測定邊沿計時的方便點，因此也是對測量驅動器信號回程時間的方便點。然而，能夠使用其它點-或點組，只要在一致的方式中使用這些點或點組，該方式不會使測量結果失真。
如上描述的，通常在測量驅動器的回程延遲之前，移去DUT。當驅動器信號到達DUT通常安裝的位置時，移去了DUT使驅動器信號看到了開路負載。但是，如果DUT的輸入阻抗足夠高，則在這些測量時使DUT保持連接，具有同樣的結果。
作為提供開路負載的另一種選擇方案，可以使用任何不匹配的負載，即，這些負載不能以其特徵阻抗來終止傳輸通路。例如，可以使用短路接地負載。短路負載將使驅動器信號返回到零，而不是使驅動器信號的幅度加倍。以上描述的技術適用於測量由這種安排引起的兩個電壓階躍之間的時間間隔。
另外，優選的實施例假設驅動器之間的電氣延遲是匹配的，且測量電路的輸入是匹配的。儘管是優選的，但是不是必需的。只要知道它們，以上描述的技術可以用於不匹配的延遲。按照這一變化，可以偏移在可編程的延遲中建立的延遲，以便補償驅動器和測量電路的輸入之間的偏移，而不需嚴格地要求延遲的匹配。
發明者已經考慮了這些選擇和變化及其它的每一情況，並試圖使其落入本發明的範圍內。然而，應該理解，以上內容是通過舉例的方法描述的，並且本發明僅僅限於所附權利要求的精神和範圍內。
權利要求
1.一種消除第一和第二驅動器電路偏移的方法，該驅動器電路用於以在其構成的組件之間的相對低的計時偏移，來產生差分信號，所述方法包括以下步驟(A)從第一和第二驅動器電路中的每個電路，產生一個傳播到各自不匹配負載的邊沿；(B)在測量電路的第一輸入，接收來自第一驅動器電路的邊沿，在測量電路的第二輸入，接收來自第二驅動器電路的邊沿，每個邊沿包括對應於步驟A所述的第一電壓階躍和對應於來自各自不匹配負載的反射的第二電壓階躍；和(C)對測量電路的第一和第二輸入中的每個輸入，測量第一和第二電壓階躍之間的時間差。
2.根據權利要求1中所述的方法，進一步包括(D)對應於在步驟C測得的時間差，調整由第一和第二驅動器電路中的至少其中之一產生的邊沿延遲，從而使來自第一和第二驅動器電路的邊沿在基本上相同的時間到達被測試的器件。
3.根據權利要求2所述的方法，進一步包括產生基本上消除偏移的差分信號，所述差分信號來自第一和第二驅動器電路。
4.根據權利要求3所述的方法，進一步包括將所述基本上消除偏移的差分信號應用於被測試器件的差分輸入；和使用所述基本上消除偏移的差分信號來測試被測試的器件。
5.根據權利要求1所述的方法，其中在與所述第一和第二驅動器電路一起的集成電路的內製造所述測量電路。
6.根據權利要求2所述的方法，其中所述第一和第二驅動器電路中的每個電路到其各自測量電路的輸入具有傳播延遲，和調整傳播延遲量的步驟，所述延遲為所述第一和第二驅動器電路到各自測量電路輸入的延遲。
7.根據權利要求2所述的方法，其中所述第一和第二驅動器電路中的每個電路，到各自測量電路的輸入具有傳播延遲，和所述驅動器與所述測量電路的對應輸入之間的傳播延遲是匹配的。
8.根據權利要求2所述的方法，進一步包括所述測量電路產生輸出信號，該輸出信號根據來自第一和第二驅動器電路信號的和以及它們的差的其中之一，相關地進行變化；和比較所述測量電路的輸出信號與至少一個預定的閾值。
9.根據權利要求8所述的方法，其中當所述第一驅動器電路產生來自第一驅動器電路的邊沿時，所述第二驅動器電路產生穩定的信號輸出，在所述第二驅動器電路產生來自第二驅動器電路的邊沿時，第一驅動器電路產生穩定的信號輸出。
10.根據權利要求9所述的方法，其中所述測量第一和第二電壓階躍之間時間差的步驟C包括測量第一電壓階躍的50％-點與第二電壓階躍的50％-點之間的時間差。
11.根據權利要求1所述的方法，其中在所述測量時間差的步驟C前，所述方法包括測量所述第一和第二邊沿的斜率； 和調整所述第一和第二邊沿的至少其中之一的斜率，以基本上均衡所述第一和第二邊沿的斜率。
12.根據權利要求2所述的方法，其中所述第一邊沿是上升沿和下降沿的其中之一，所述方法進一步包括對所述上升沿和所述下降沿之外的另一邊沿，重複測量(C)和調整(D)的步驟。
13.根據權利要求12所述的方法，其中所述第二邊沿是上升沿和下降沿的其中之一，所述方法進一步包括對所述上升沿和所述下降沿之外的另一個邊沿重複測量(C)和調整(D)步驟。
14.根據權利要求1所述的方法，其中所述測量電路包括差分放大器，其中第一輸入是反向輸入，第二輸入是非反向輸入。
15.根據權利要求1所述的方法，其中所述測量電路包括共模放大器，其中將第一和第二輸入提供為監控來自於第一和第二驅動器電路信號的共模電壓。
16.一種使用自動測試裝置來測試差分器件的方法，其包括以下步驟(A)消除多個單端驅動器電路對的偏移；(B)將來自多個單端驅動器電路對的輸出信號應用於被測試器件，其中來自每對單端驅動器電路的輸出信號組成差分信號；和(C)監控來自於被測試器件的響應，以確定被測試器件是否是有缺陷的，其中所述對每對單端驅動器電路消除偏移的步驟(A)包括(i)從所述第一和第二驅動器電路中的每個電路，產生傳播到各自不匹配負載的邊沿；(ii)在所述測量電路的第一輸入，接收來自第一驅動器電路的邊沿，在所述測量電路的第二輸入接收來自第二驅動器電路的邊沿，每個邊沿包括對應於步驟A所述的第一電壓階躍和對應於來自各自不匹配負載的反射的第二電壓階躍；和(iii)對所述測量電路的第一和第二輸入中的每個輸入，測量第一和第二電壓階躍之間的時間差。(iv)對應於在步驟iii測得的時間差，調整由第一和第二驅動器電路中的至少其中之一產生的邊沿延遲，從而使來自第一和第二驅動器電路的邊沿在基本上相同的時間到達被測試器件。
17.在自動測試系統中，一種用於消除驅動器電路偏移的裝置，該驅動器電路用於測試具有差分輸入的被測試器件，所述裝置包括第一驅動器電路，其具有適合於向被測試器件提供第一單端信號的輸出；第二驅動器電路，其具有適合於向被測試器件提供第二單端信號的輸出；可變延遲電路，其基本上與所述第一驅動器電路串聯，用於延遲所述第一驅動器電路的邊沿向被測試器件的傳播；測量電路，其具有連接到所述第一驅動器電路輸出的第一輸入和連接到所述第二驅動器電路輸出的第二輸入；其中，所述可變延遲電路響應於來自所述測量電路的輸出信號是可被調整的，以基本上均衡第一和第二單端信號到達被測試器件的時間。
18.根據權利要求17所述的裝置，其中所述第一和第二驅動器電路經具有基本上相等的傳播延遲的導電通路連接到所述測量電路的第一和第二輸入。
19.根據權利要求17所述的裝置，其中所述可變延遲電路是第一可變延遲電路，其進一步包括第二可變延遲電路，其基本上與所述第二驅動器電路串聯，用於延遲所述第二驅動器電路的邊沿向被測試器件的傳播；其中，所述第二可變延遲電路響應於來自所述測量電路的輸出信號是可被調整的，以基本上均衡第一和第二單端信號到達被測試器件的時間。
20.根據權利要求17所述的裝置，進一步包括至少一個斜率調整電路，其連接到所述第一和第二驅動器電路的至少一個輸出，其中，至少一個所述可調整斜率電路響應於存儲在數據捕獲存儲器中的值是可被調整的，以基本上均衡所述第一和第二單端信號的斜率。
21.根據權利要求17所述的裝置，其中所述測量電路包括差分比較器和共模比較器的其中之一。
22.根據權利要求21所述的裝置，其中所述測量電路包括比較器，其用於比較所述測量電路的第一和第二輸入處的信號電平之間的和及它們的差的其中之一與至少一個預定閾值。
23.根據權利要求22所述的裝置，進一步包括數據捕獲電路，其連接到所述比較器，並是可操作的，以在預定的瞬時時間捕獲所述比較器的輸出狀態。
全文摘要
在自動測試系統中，一種用於消除驅動器電路偏移的技術，其允許差分信號在位於或接近它們的50％－點處相交。分別連接到測量電路的第一和第二輸入的第一和第二驅動器電路，每個電路產生向DUT傳播的邊沿，並且，當它到達位於DUT的不匹配負載時，反射回來。對所述每個測量電路的輸入，所述測試系統測量邊沿和它反射之間的時間間隔。將可變延遲電路設置為與所述每個驅動器電路串聯。響應於測得的時間間隔，所述測試系統調整可變延遲電路，以確保來自所述第一和第二驅動器電路的信號在基本上相同的時間到達DUT。
文檔編號G01R31/28GK1486432SQ01820497
公開日2004年3月31日 申請日期2001年12月3日 優先權日2000年12月12日
發明者肖恩·P·亞當, 威廉·J·鮑赫斯, J 鮑赫斯, 肖恩 P 亞當 申請人:泰拉丁公司