Cmos器件用矽片的缺陷控制和利用工藝的製作方法

2023-10-17 11:39:39 2

專利名稱：Cmos器件用矽片的缺陷控制和利用工藝的製作方法
技術領域：
本發明涉及一種半導體材料的處理方法，特別是對經過中子嬗變摻雜後的直拉矽拋光片進行熱處理的方法。
在1986年10月北京香山飯店國際半導體學術會議的論文集中，美國貝爾實驗室MurrdyHlLL等人公開了一種CMOS器件用矽片的內吸除工藝。其方法是，在電路工藝以前對直拉矽矽片進行內吸除熱退火，詳細步驟是，將直拉矽矽片放入擴散爐，在1100℃恆溫2-8小時，再降溫至700℃恆溫24小時，再升溫至1050℃恆溫24小時，才能在矽片正表面形成一定厚度的低氧無缺陷剝光區，同時在矽片體內促使氧沉澱並鏽生缺陷，形成缺陷吸除源，以吸除電路製造工藝過程中沾汙到有源區的重金屬雜質和微缺陷，保證電路有源區對矽片純度與完整性的要求。這種工藝方法不足之處是1、矽片在高溫下進行長達幾十個小時的熱處理，必然造成工時和能源的大量消耗，並且很難避免沾汙。
2、退火過程中極易在矽片中引入熱應力，造成矽片 曲，甚至產生滑移位錯，且矽片直徑愈大，問題愈嚴重。
3、一般直拉矽的內吸除熱退火處理，因受矽單晶生長的熱歷史的制約，效果重複性、穩定性差。
本發明的目的在於避免上述現有技術中的不足之處，使中子嬗變摻雜技術(NTD)和內吸除技術(IG)相結合，提供一種對CMOS器件用矽片的缺陷控制和利用新工藝。
本發明的目的可以通過以下措施來達到
1、將自然矽單晶(不摻雜的直拉矽單晶)在原子反應堆中按一定的目標電阻率進行大劑量中子輻照，中子輻照的積分通量根據原始單晶電阻率和目標電阻率確定。
2、將符合目標電阻率的矽棒進行切、磨、拋等矽片加工。
3、將合格的矽拋光片清洗處理後，直接進行CMOS集成電路製造工藝的第一道熱氧化工序，即①在幹氧保護氣氛下，1000℃-1180℃的擴散爐內恆溫1-2小時;
②矽片移動到爐內溫度為850℃-950℃時停留1-2分鐘;
③出爐後自然冷卻。
這時矽片正表面形成穩定的無缺陷剝光區，厚度為15-100微米，並在矽片體內形成缺陷吸除源，從而實現了對CMOS器件用矽片的缺陷控制和利用。
本發明與現有技術相比具有如下優點1、對直拉矽進行大劑量中子輻照，利用核嬗變摻雜，獲得集成電路級N型低阻矽單晶，矽片電阻率的徑向不均勻度可以達到≤3%，微區不均勻度可達到≤3%，從而可以滿足超大規模(VLSI)、超超大規模(ULSI)集成電路對矽片高均勻性、完整性、高純度的要求。
2、在核嬗變摻雜的同時，伴隨引入輻照缺陷，在電路工藝熱過程中，輻照缺陷與矽中雜質(特別是氧)相互作用，實現氧的可控沉澱，從而使其具有如下特點①輻照矽片在1000℃-1100℃時退火，輻照引入缺陷加快了矽片正表面氧的外擴散，促進了矽片正表面無缺陷剝光區的形成，並且剝光區寬度只與熱處理溫度有關。
②促進了矽片體內吸除源的形成，使其具有內吸除能力，免除了長時間予熱退火帶來的各種不良影響，且工藝穩定，重複性好。
③可有效地抑制矽片表面熱氧化層錯(OSF)的產生，且矽片強度較高，極不易產生熱應力滑移位錯。
3、本發明使中子嬗變摻雜技術(NTD)與內吸除技術(IG)相結合。中子嬗變摻雜的熱退火(NTD退火)和形成矽片表面剝光區、體內缺陷吸除源的熱退火(IG退火)均可在CMOS電路的第一道熱氧化工序中完成，完全省去了現有技術中長達幾十小時的予熱退火處理，大大的節省了工時和能源的消耗。
4、經上述工藝處理的CMOS器件用矽片在器件製造工藝後，成品率及電參數均得到大大改善。
以4903CMOS電路、晶片面積5.0×5.0mm2、製作1000-1100個元件為例，經器件製造工藝後，測試結果對比如下表


圖1，為美國貝爾實驗室普通CZSi三步退火產生內吸除效應工藝示意圖。圖中橫坐標t(h)為退火時間，縱坐標T(℃)為退火溫度。
圖2，為本發明一步退火工藝示意圖。它是在器件製造第一道熱工序中完成的，圖中橫坐標t(h)為退火時間，縱坐標T(℃)為退火溫度。
圖3，(a)為熱氧化後，矽片縱向缺陷分布的腐蝕觀察;
(b)為熱氧化後，氧沉澱及鏽生缺陷密度的縱向分布;
(c)矽片熱氧化後，間隙氧含量的縱向分布;
(d)有意沾汙金後的吸除效果。
圖中橫坐標為距矽片表面距離，Ⅰ區為無缺陷剝光區，Ⅱ區為沉澱高密度區，Ⅲ區為沉澱低密度區。
本發明下面結合具體實施例作進一步詳述1、原始矽單晶N型(100)直拉矽，直徑76.2毫米;
電阻率為100-200歐姆·釐米;
無位錯;
氧含量1-2×1018/Cm3;
碳含量≤3×1016/Cm3。
2、輻照後的矽單晶及矽片N型(100)直徑76.2毫米;
電阻率6.67歐姆·釐米;
氧含量1-2×1018/Cm3;
碳含量≤3×1016/Cm3;
電阻率徑向不均勻度≤3%;
微區不均勻度≤3%。
3、矽拋光片厚度420微米，氧化層錯密度5個/Cm2，實施例1將上述矽拋光片清洗處理後，送入溫度為1050℃的擴散爐內恆溫1.5小時，爐內用幹氧作保護氣氛。在爐內溫度為850℃時停留1-2分鐘，然後出爐自然冷卻，氧化後矽片測試結果如下無缺陷剝光區厚度30微米;
吸除源缺陷密度106/cm2，缺陷分布如圖3中(a);
其組成為體層錯，小位錯迴線，無定形氧沉澱。
實施例2將上述矽拋光片清洗處理後，送入溫度為1150℃的擴散爐內恆溫2小時，爐內用幹氧作保護氣氛，在爐內溫度為900℃時停留1-2分鐘，出爐後自然冷卻。
氧化後矽片測試結果如下無缺陷剝光區厚度50微米;
吸除源缺陷密度105/cm2，缺陷分布與圖3中(a)近似;
其組成主要為體層錯，小位錯迴線。
對經上述2例處理的矽片進行金的有意沾汙，並通過中子活化分析金在熱過程後，在矽片的縱向分布，證明該矽片具有極好的吸除重金層雜質的能力，如圖3(d)。
將上述矽片與其他矽片在國內廠家投入CMOS電路1-4K集成度生產線，器件成品率對比如下表

權利要求
1.一種CMOS器件用矽片的缺陷控制和利用工藝，工序是將自然直拉矽單晶進行中子輻照，然後進行切、磨、拋等矽片加工，其特徵在於合格的矽拋光片清洗處理後，直接進行CMOS集成電路工藝製造的第一道熱工序，具體步驟是①將矽拋光片在幹氧保護氣氛下，1000℃-1180℃的擴散爐內恆溫1-2小時；②矽片移動到爐內溫度為850℃-950℃時停留1-2分鐘；③出爐後自然冷卻。
全文摘要
一種半導體材料的處理方法，特別是CMOS器件用矽片缺陷控制和利用工藝，其工序是先將自然直拉矽單晶進行中子輻照，然後進行切、磨、拋等矽片加工，合格的矽拋光片清洗處理後，直接進行CMOS集成電路工藝製造的第一道熱工序。該工藝穩定、重複性好，可大大節約工時和能耗。用該工藝處理的矽片製造CMOS器件成品率及電參數均得到大大提高。因此，可廣泛用於CMOS器件的製造。
文檔編號C30B33/00GK1035917SQ8810155
公開日1989年9月27日 申請日期1988年3月19日 優先權日1988年3月19日
發明者徐嶽生, 張維連, 任丙彥, 林秀俊, 鞠玉林, 呂淑求, 崔德升 申請人:河北工學院