具有所限定柵極間隔的集成電路器件以及設計和製造其的方法

2023-10-05 18:17:34 1

專利名稱：具有所限定柵極間隔的集成電路器件以及設計和製造其的方法
技術領域：
以下披露總體涉及集成電路(IC)器件，並且涉及用於設計和製造IC器件的方法
和裝置。
背景技術：
隨著技術進步，IC器件包括更小的尺寸和增加的部件密度。當技術節點縮小時，挑戰增加，例如，器件性能的失配變得更加嚴重。然而，對於晶片上系統(S0C，或系統晶片)、模擬、數位訊號處理(DSP)和射頻(RF)應用中通常要求的相對較大器件來說，可能很難在IC中提供大器件的適當匹配。這些器件失配問題可能由被用於提供金屬柵極技術的替換或後柵極方法產生。後柵極方法通常需要附加化學機械處理(CMP)步驟。這些CMP處理可以創建由於負載效應導致的柵極高度的差異。這些負載效應通常通過大器件的使用(例如，與較小部件一致)加劇。例如，CMP凹陷可能導致金屬功函數轉移和IC的失配惡化。從而，需要一種用於包括不同尺寸器件的IC的後柵極處理的電路設計、製造和實現的改進方式。

發明內容
根據本發明的一個方面，提供一種製造集成電路的方法，包括形成具有寬度(W)和長度(L)的第一柵極結構；形成與所述第一柵極結構的第一側分離一距離的第二柵極結構，其中，分離的距離大於
權利要求
1.一種製造集成電路的方法，包括 形成具有寬度(W)和長度(L)的第一柵極結構； 形成與所述第一柵極結構的第一側分離一距離的第二柵極結構，其中，分離的距離大於
2.根據權利要求I所述的方法，其中，所述分離的距離小於約500nm。
3.根據權利要求I所述的方法，其中，所述分離的距離通過與所述IC製造相關的設計規則確定。
4.根據權利要求I所述的方法，其中，所述第一柵極結構具有大於約3μ m2的面積。
5.根據權利要求I所述的方法，進一步包括 形成第三柵極結構，其中，所述第三柵極結構具有小於約3 μ Hl2的面積，並且其中，所述第一柵極結構和所述第二柵極結構具有大於約3 μ Hl2的面積。
6.根據權利要求I所述的方法，其中，所述第一柵極結構和所述第二柵極結構包括多晶娃。
7.根據權利要求6所述的方法，其中，所述第一柵極結構和所述第二柵極結構是犧牲柵極結構。
8.根據權利要求I所述的方法，進一步包括 在所述第一柵極結構和所述第二柵極結構之間形成電介質層； 去除所述第一柵極結構和所述第二柵極結構，以在所述電介質層中形成第一開口和第二開口 ；以及 在所述第一開口和所述第二開口的每個中形成金屬柵極結構。
9.根據權利要求8所述的方法，其中，形成所述金屬柵極包括 在所述第一開口和所述第二開口中形成高-k電介質層； 在所述第一開口和所述第二開口中形成金屬層；以及 執行所述金屬層的化學機械拋光(CMP)處理。
10.一種包括通過電腦程式編碼的計算可讀介質的裝置，當執行時 接收包括具有寬度(W)和長度(L)的第一柵極結構和第二柵極結構的第一圖案； 在所述第一圖案上執行設計規則檢驗，其中，所述設計規則檢驗使用用於所述第一柵極結構和所述第二柵極結構的間隔需求，其中，所述間隔需求要求大於
全文摘要
本發明公開一種設備以及製造和/或設計這種設備的方法，包括第一柵極結構，具有寬度(W)和長度(L)；以及第二柵極結構，與第一柵極結構分離大於的距離。第二柵極結構是第一柵極結構的下一個鄰近柵極結構。還描述用於設計集成電路的方法和裝置，其包括實現限定柵極結構的分離的設計規則。在實施例中，分離的距離被實施用於相對於基板上的其他柵極結構更大的柵極結構(例如，大於3μm2)。
文檔編號H01L21/28GK102915919SQ20111039925
公開日2013年2月6日 申請日期2011年12月1日 優先權日2011年8月1日
發明者莊學理, 朱鳴, 陳柏年, 楊寶如 申請人:臺灣積體電路製造股份有限公司