半導體器件的製造方法和半導體器件與流程
2023-09-22 03:36:15 3
本發明涉及半導體技術領域，具體而言，涉及一種半導體器件的製造方法和一種半導體器件。
背景技術：
目前，為了節約能量，減少例如在直流到直流轉換器中所使用的半導體器件中的功率損耗尤為重要，在MOSFET(Metal-Oxide-Semiconductor Field-Effect-Transistor，金屬-氧化物半導體場效應管)器件中，可以通過減小器件的導通電阻來減小功率損耗。
然而，由於擊穿電壓與導通電阻成反比關係，所以當導通電阻減小時，會產生對擊穿電壓不利的影響。為了解決這一問題，引入了超結型功率MOSFET器件，其包括位於器件有源區的交替的P型區和N型區。超結功率MOSFET器件中交替的P型區和N型區理想的處於電荷平衡狀態，從而這些區在反向電壓條件下相互耗盡，能夠更好的耐擊穿。
雖然傳統的超結功率MOSFET器件提供了上述的優點，但仍有改進的空間，例如，在傳統的超結功率MOSFET器件中，阻斷狀態下，漏極電壓的增加會在多晶矽柵極下的N型區表面產生附加的正電荷，破壞了N柱區和P柱區的電荷平衡，進而導致器件的擊穿電壓下降，因而不能很好的滿足高頻功率開關應用的需求。
因此，如何有效地避免在多晶矽柵極下的N型區表面產生附加的正電荷，提高擊穿電壓，降低導通電阻成為亟待解決的技術問題。
技術實現要素：
本發明正是基於上述問題，提出了一種新的半導體器件的製造方案，通過柵極下採用氧化物填充的方式，杜絕阻斷狀態下傳統N型區表面產生 的附加正電荷，提高擊穿電壓，降低導通電阻，滿足高頻功率開關應用的需求，同時降低器件製作的難度。
有鑑於此，本發明提出了一種半導體器件的製造方法，包括：對依次生長有第一P型外延層、第二P型外延層和第一氧化層的襯底進行光刻、刻蝕處理，以形成通過所述第一P型外延層、所述第二P型外延層和所述第一氧化層的第一溝槽；通過所述第一溝槽的側壁對所述第一P型外延層注入摻雜離子，以使所述摻雜離子的注入區反型；在形成有所述第一溝槽的所述襯底表面澱積氧化物，將所述第一溝槽填滿，以形成第二氧化層，並完成對所述第二氧化層的刻蝕處理；在完成對所述第二氧化層的刻蝕處理的所述襯底上製作柵極氧化層，並完成對形成有所述柵極氧化物的所述襯底的填充、刻蝕處理，以形成目標襯底結構，並在所述目標襯底結構上依次生長源區、介質層和金屬層，以完成所述半導體器件的製造。
在該技術方案中，通過在依次生長有第一P型外延層、第二P型外延層和第一氧化層的襯底上進行光刻、刻蝕處理得到第一溝槽，並通過該第一溝槽的側壁對第一P型外延層注入摻雜離子以使第一P型外延層的摻雜離子注入區反型為N型，然後澱積氧化物將第一溝槽填滿，並在經過刻蝕處理後製作柵極氧化層、填充和刻蝕，即通過柵極下採用氧化物填充的方式，可以有效地避免阻斷狀態下傳統N型區表面產生的附加正電荷，提高擊穿電壓，降低導通電阻，滿足高頻功率開關應用的需求，同時降低器件製作的難度。
在上述技術方案中，優選地，形成所述第二氧化層，並完成對所述第二氧化層的刻蝕處理，具體包括：刻蝕掉形成有所述第一溝槽的所述襯底的所述第一氧化層；在刻蝕掉所述第一氧化層的所述襯底表面澱積所述氧化物，將所述第一溝槽填滿，以形成所述第二氧化層；刻蝕掉所述第二P型外延層表面的所述第二氧化層和所述第一溝槽內的部分所述第二氧化層，以使所述第一P型外延層的部分所述注入區顯現出來，並形成第二溝槽。
在上述技術方案中，優選地，在所述襯底上製作所述柵極氧化層，具體包括：在形成有所述第二溝槽的所述襯底上生長第三氧化層；刻蝕掉所 述第二溝槽的底壁表面的所述第三氧化層，以形成所述柵極氧化層。
在上述技術方案中，優選地，完成對形成有所述柵極氧化層的所述襯底的填充、刻蝕處理，以形成目標襯底結構，具體包括：對形成有所述柵極氧化層的所述襯底進行填充處理，將所述第二溝槽填滿，以形成覆蓋所述柵極氧化層的填充層；依次刻蝕掉所述柵極氧化層的表面所在平面以上的所述填充層以及所述第二P型外延層的表面所在平面以上的所述柵極氧化層，以形成所述目標襯底結構。
在上述技術方案中，優選地，所述摻雜離子為磷離子。
在上述技術方案中，優選地，所述填充處理的填充物為多晶矽。
在上述技術方案中，優選地，所述第一氧化層、所述第二氧化層、所述第三氧化層和所述柵極氧化層均為氧化矽層。
在上述技術方案中，優選地，對依次生長有所述第一P型外延層、所述第二P型外延層和所述第一氧化層的所述襯底進行光刻處理，具體包括：對所述第一氧化層進行深槽光刻處理，以形成第三溝槽；去除所述第一氧化層的光刻膠。
在上述技術方案中，優選地，對依次生長有所述第一P型外延層、所述第二P型外延層和所述第一氧化層的所述襯底進行刻蝕處理，具體包括：對形成有所述第三溝槽的所述襯底行刻蝕處理，沿著所述第三溝槽的側壁將所述第一P型外延層和所述第二P型外延層刻穿，以形成所述第一溝槽。
根據本發明的另一方面，還提出了一種半導體器件，所述半導體器件採用上述任一項技術方案中所述的半導體器件的製造方法製造而成。
在該技術方案中，通過柵極下採用氧化物填充的方式，可以有效地避免阻斷狀態下傳統N型區表面產生的附加正電荷，提高擊穿電壓，降低導通電阻，滿足高頻功率開關應用的需求，同時降低器件製作的難度。
通過以上技術方案，可以有效地避免阻斷狀態下傳統N型區表面產生的附加正電荷，提高擊穿電壓，降低導通電阻，滿足高頻功率開關應用的需求，同時降低器件製作的難度。
附圖說明
圖1示出了根據本發明的實施例的半導體器件的製造方法的示意流程圖；
圖2A至圖2H示出了根據本發明的實施例的半導體器件的製造工藝。
具體實施方式
為了能夠更清楚地理解本發明的上述目的、特徵和優點，下面結合附圖和具體實施方式對本發明進行進一步的詳細描述。需要說明的是，在不衝突的情況下，本申請的實施例及實施例中的特徵可以相互組合。
在下面的描述中闡述了很多具體細節以便於充分理解本發明，但是，本發明還可以採用其他不同於在此描述的其他方式來實施，因此，本發明的保護範圍並不受下面公開的具體實施例的限制。
圖1示出了根據本發明的實施例的半導體器件的製造方法的示意流程圖。
如圖1所示，根據本發明的實施例的半導體器件的製造方法，包括：步驟102，對依次生長有第一P型外延層、第二P型外延層和第一氧化層的襯底進行光刻、刻蝕處理，以形成通過所述第一P型外延層、所述第二P型外延層和所述第一氧化層的第一溝槽；步驟104，通過所述第一溝槽的側壁對所述第一P型外延層注入摻雜離子，以使所述摻雜離子的注入區反型；步驟106，在形成有所述第一溝槽的所述襯底表面澱積氧化物，將所述第一溝槽填滿，以形成第二氧化層，並完成對所述第二氧化層的刻蝕處理；步驟108，在完成對所述第二氧化層的刻蝕處理的所述襯底上製作柵極氧化層，並完成對形成有所述柵極氧化物的所述襯底的填充、刻蝕處理，以形成目標襯底結構，並在所述目標襯底結構上依次生長源區、介質層和金屬層，以完成所述半導體器件的製造。
在該技術方案中，通過在依次生長有第一P型外延層、第二P型外延層和第一氧化層的襯底上進行光刻、刻蝕處理得到第一溝槽，並通過該第一溝槽的側壁對第一P型外延層注入摻雜離子以使第一P型外延層的摻雜 離子注入區反型為N型，然後澱積氧化物將第一溝槽填滿，並在經過刻蝕處理後製作柵極氧化層、填充和刻蝕，即通過柵極下採用氧化物填充的方式，可以有效地避免阻斷狀態下傳統N型區表面產生的附加正電荷，提高擊穿電壓，降低導通電阻，滿足高頻功率開關應用的需求，同時降低器件製作的難度。
在上述技術方案中，優選地，所述步驟106具體包括：刻蝕掉形成有所述第一溝槽的所述襯底的所述第一氧化層；在刻蝕掉所述第一氧化層的所述襯底表面澱積所述氧化物，將所述第一溝槽填滿，以形成所述第二氧化層；刻蝕掉所述第二P型外延層表面的所述第二氧化層和所述第一溝槽內的部分所述第二氧化層，以使所述第一P型外延層的部分所述注入區顯現出來，並形成第二溝槽。
在上述技術方案中，優選地，所述步驟108具體包括：在形成有所述第二溝槽的所述襯底上生長第三氧化層；刻蝕掉所述第二溝槽的底壁表面的所述第三氧化層，以形成所述柵極氧化層。
在上述技術方案中，優選地，所述步驟108具體還包括：對形成有所述柵極氧化層的所述襯底進行填充處理，將所述第二溝槽填滿，以形成覆蓋所述柵極氧化層的填充層；依次刻蝕掉所述柵極氧化層的表面所在平面以上的所述填充層以及所述第二P型外延層的表面所在平面以上的所述柵極氧化層，以形成所述目標襯底結構。
在上述技術方案中，優選地，所述摻雜離子為磷離子。
在上述技術方案中，優選地，所述填充處理的填充物為多晶矽。
在上述技術方案中，優選地，所述第一氧化層、所述第二氧化層、所述第三氧化層和所述柵極氧化層均為氧化矽層。
在上述技術方案中，優選地，所述步驟102具體包括：對所述第一氧化層進行深槽光刻處理，以形成第三溝槽；去除所述第一氧化層的光刻膠。
在上述技術方案中，優選地，所述步驟102具體還包括：對形成有所述第三溝槽的所述襯底行刻蝕處理，沿著所述第三溝槽的側壁將所述第一P型外延層和所述第二P型外延層刻穿，以形成所述第一溝槽。
下面結合圖2A至圖2H詳細說明根據本發明的實施例的半導體器件的製造工藝。
如圖2A所示，在生長有第一P型外延層202和第二P型外延層203的N型襯底201上生長第一氧化層204，可採用熱氧化方式或澱積方式生長。
如圖2B所示，對依次生長有第一P型外延層202、第二P型外延層203和第一氧化層204的N型襯底201做深槽光刻，並完成第一氧化層204刻蝕後去膠，形成第三溝槽205。
如圖2C所示，在第一氧化層204的掩蔽下，做深槽刻蝕，將第一P型外延層202和第二P型外延層203均刻穿，形成第一溝槽206。
如圖2D所示，通過第一溝槽206的側壁對第一P型外延層202做側壁傾斜注入，使第一P型外延層202的注入區207反型。
如圖2E所示，在形成有第一溝槽206的N型襯底201上澱積氧化物，將第一溝槽206填滿，形成第二氧化層208。
如圖2F所示，氧化層刻蝕，將第二P型外延層表面203和第一溝槽206內的第二氧化層208去除一部分。將傾斜注入的N型層(即注入區207)暴露出來，形成第二溝槽209。
如圖2G所示，在形成有第二溝槽209的N型襯底201上做柵極氧化層210，並填充多晶矽，將第二溝槽209填滿，並形成填充層211。
如圖2H所示，完成對填充層211的刻蝕，並按傳統工藝形成源區212、介質層213和金屬層214，完成半導體器件的製造。
以上結合附圖詳細說明了本發明的技術方案，考慮到相關技術製造超結功率MOSFET器件的工藝中，阻斷狀態下，漏極電壓的增加導致在多晶矽柵極下的N型區表面產生附加的正電荷，破壞了N柱區和P柱區的電荷平衡，進而導致器件的擊穿電壓下降。因此，本發明提出了一種新的半導體器件的製造方案，通過柵極下採用氧化物填充的方式，可以有效地避免阻斷狀態下傳統N型區表面產生的附加正電荷，提高擊穿電壓，降低導通電阻，滿足高頻功率開關應用的需求，同時降低器件製作的難度。
以上所述僅為本發明的優選實施例而已，並不用於限制本發明，對於 本領域的技術人員來說，本發明可以有各種更改和變化。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。