一種差分信號峰峰值檢測電路的製作方法

2023-10-10 00:06:49 2

一種差分信號峰峰值檢測電路的製作方法
【專利摘要】本發明公開了一種差分信號峰峰值檢測電路。本電路先通過電阻提取輸入信號的共模電平Vcm，通過運放緩衝產生峰峰值檢測電壓Vpp，此閾值電壓Vpp分別和差分輸入電壓VP和VN進行比較，然後再通過共源極放大器對電容C0進行充電或放電產生電壓Vc的值，最終產生峰峰值檢測結果Z。
【專利說明】一種差分信號峰峰值檢測電路

【技術領域】
[0001] 本發明主要涉及電壓檢測電路的設計領域，特指一種差分信號峰峰值檢測電路。

【背景技術】
[0002] 在目前的模擬CMOS集成電路設計中，特別是射頻信號接收器中，由於需要對微弱 的射頻信號進行量化，通常用高精度ADC將其量化成數位訊號，由於射頻信號的變化範圍 通常較大，為了射頻前端信號滿足ADC動態範圍，通常在ADC的前端都會增加一個可編程增 益放大器，其目的是根據射頻信號的幅度控制其增益，使得ADC的輸入落在其動態範圍之 內，從而降低對ADC的動態範圍要求，減輕高精度ADC的設計壓力；但是ADC的輸入範圍是 有限的，可編程增益放大器的增益調整必須保證其輸出不會超過ADC的最大量化範圍，所 以通常會有一個判斷機制，即峰值檢測電路，用來判斷可編程增益放大器的輸出是否超出 ADC量化範圍，若沒有超出，則可以繼續增大可編程增益放大器的增益，以保證ADC達到最 佳性能，反之，若超出的ADC的量化範圍，則需要降低可編程增益放大器的增益，保證ADC不 會產生失真。


【發明內容】

[0003] 本發明要解決的問題就在於：針對現有技術存在的技術問題，提出一種差分信號 峰峰值檢測電路。
[0004] 本發明提出的解決方案為：本電路先通過電阻提取輸入信號的共模電平，通過 運放緩衝產生峰峰值檢測電壓vpp，此閾值電壓Vpp分別和差分輸入電壓VVN進行比較， 然後再通過共源極放大器對電容〇!進行充電或放電產生電壓V。的值，最終產生峰峰值檢測 結果Zo

【專利附圖】

【附圖說明】
[0005] 圖1是本發明的電路原理示意圖；
[0006] 圖2是本發明的電路仿真結果示意圖；

【具體實施方式】
[0007] 以下將結合附圖和具體實施對本發明做進一步詳細說明。
[0008] 如圖1所示，峰峰值檢測的閾值電壓

【權利要求】
1. 一種差分信號峰峰值檢測電路，其特徵在於： Vp、Vw是待檢測的差分輸入電壓，分別連接到比較器CMP1和CMP2的負輸入端已電阻R1 和R2的一端，電阻R1和R2的另一端連接到AMP的正輸入端，AMP的負輸入端與其輸出短接， 並連接到電阻Rs的一端；電阻R3的另一端連接到電阻R4的一端W及CMP1和CMP2的正端， CMPi的輸出V。謹接到NMOS管M1的柵極，CMP2的輸出V。速接到NMOS管M2的柵極，NMOS管 Mi、M2的源極接地，且分別與偏置電流IC2組成共源極放大器，V。為共源極放大器的輸出；電 容C。的一端接電源，另一端接V。；V。接到反相器INV的輸入端，INV的輸出即差分信號峰 峰值檢測結果Z。
【文檔編號】H03K5/1532GK104467759SQ201410767119
【公開日】2015年3月25日 申請日期:2014年12月12日 優先權日:2014年12月12日
【發明者】蔣仁傑 申請人:長沙景嘉微電子股份有限公司