一種跨層參考降低損耗的設計方法

2023-10-17 04:57:24

專利名稱：一種跨層參考降低損耗的設計方法
技術領域：
本發明涉及線路板製作技術領域，具體地說是一種跨層參考降低損耗的設計方法。
背景技術：
目前電子產品不論是消費類電子還是工業電子系，系統的運行速度都是越來越快。隨著電子系統速度的上升，系統內部的晶片信號運行速度也是呈快速上升的趨勢。隨著信號速度越來越快，信號在傳輸過程中的損耗也越來越大，信號在PCB上傳輸中的損耗主
要分為介質損耗-和傳導損耗，在材料和工藝固定的前提下介質損耗就固定了，
以上可以看出a損=+ flf3r3，當固定的如提下，只有從傳導損耗方向考慮才能
有效降低信號的損耗。本文就給出一種如何在材料及工藝固定的前提下減小傳導損耗的方法。以下以PCB為介質講解。任何一條高速傳導線都有其固定的阻抗Z要求，而這些要求在晶片廠商設計晶片的時候就固定了，這就要求我們在產品設計時候設計的高速線必須符合晶片廠商的要求。阻抗Z的計算公式為:
權利要求
1.一種跨層參考降低損耗的設計方法，其特徵在於，按照廠商的要求PCB的層數為6層板，整體厚度63mil，傳輸線設置在頂層，頂層到它的參考層距離h為2.7mil，阻抗Z=IOO, =4_ 3，h=2.7， 阻抗Z的計算公式為n 其中:X:為固定參數,:為材料的介電常數，h:為線路距離參考層距離,W表示寬度，根據阻抗Z的計算公式，計算得出的走線寬度為W=4mil，而此傳輸線用來傳輸速度達到IOG的網絡信號，其傳導損耗將會非常大，嚴重影響信號質量，要減小信號的傳導損耗，必須增加線路的設計寬度，降低損耗的具體方法如下:將傳輸線下方的GNDl層銅箔割除挖空，使傳輸線到參考層厚度從2.7mil增加到8mil，在signall層將割除的銅箔補上，在保持Z不變的基礎上將線寬增加到12mil，線寬從原來的4mil增加到12mil，線寬增加了 3倍，再根據傳導損耗公式4 =^ %/{計算，W增大了 3倍，傳導損耗就降低了` 3倍。
全文摘要
本發明提供一種跨層參考降低損耗的設計方法，降低損耗的具體方法如下將傳輸線下方的GND1層銅箔割除挖空，使傳輸線到參考層厚度從2.7mil增加到8mil，在signal1層將割除的銅箔補上，在保持Z不變的基礎上將線寬增加到12mil，線寬從原來的4mil增加到12mil，線寬增加了3倍，再根據傳導損耗公式= 計算，W增大了3倍，傳導損耗就降低了3倍。
文檔編號H05K1/02GK103108486SQ20131001796
公開日2013年5月15日 申請日期2013年1月18日 優先權日2013年1月18日
發明者王林, 呂瑞倩, 吳景霞, 肖沙沙, 張柱 申請人:浪潮電子信息產業股份有限公司