一種無人機欺騙性電子幹擾系統的製作方法

2023-10-09 00:11:09

本發明涉及電子幹擾技術領域，具體涉及一種無人機欺騙性電子幹擾系統。

背景技術：

無線對抗技術研究：無線對抗技術是電子對抗的組成部分，而電子幹擾是無線對抗技術中的一個重要環節，即是使敵方電子設備和系統喪失或降低效能所採取的電波擾亂措施。

無人機使用頻率為：840.5-845MHz、1430-1444MHz和2408-2440MHz。

信號傳輸和信道幹擾有如圖1的方式，從圖1可以看出：信號在傳輸過程中是以一定的波特率和調製方式完成數據和聲音的傳輸。針對上述通訊原理，我們打算自行設計一種屏蔽器用於專門這對無人機的信道進行屏蔽，實現防止無人機監視和監聽信息的功能。

但目前公開的文獻在涉及欺騙成功牽引條件時均只定性地說明需要較高的欺騙功率，並未從理論上給出具體的分析。若干擾源發射的欺騙信號功率過高，在降低幹擾效率的同時，也使得目標接收機可以通過功率檢測等手段監測到信號異常，防止接收機跟蹤上欺騙信號，從而使欺騙幹擾失效。

技術實現要素：

(一)要解決的技術問題

為了克服現有技術不足，現提出一種無人機欺騙性電子幹擾系統。

(二)技術方案

本發明通過如下技術方案實現：本發明提出了一種無人機欺騙性電子幹擾系統，包括幹擾信號發生器以及導航接收機，所述幹擾信號發生器包括數位訊號處理器、數字模擬轉換器、上變頻到射頻轉換裝置以及功放器，通過數位訊號處理器產生與入侵的無人機相匹配的幹擾信號，經過數字模擬轉換器產生模擬信號，再經過上變頻到射頻轉換裝置以及功放器的功率放大，放大的幹擾信號通過設置於幹擾信號發生器上的發射天線輻射至位於無人機上的導航接收機。

進一步的，所述數位訊號處理器採用FPGA晶片。

(三)有益效果

本發明相對於現有技術，具有以下有益效果：

本發明提到的一種無人機欺騙性電子幹擾系統，是一種針對擴頻系統的相關幹擾，它通過發射與真實信號相同或相似，而功率更強一些的虛假信號，引導接收機對其進行捕獲跟蹤，導致接收機輸出錯誤的定時定位信息或者無信息輸出。

附圖說明

圖1是無人機信號傳輸結構框圖。

圖2是本發明使用示意圖。

圖3是本發明結構連接框圖。

具體實施方式

為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，並不用於限定本發明。

如圖2和圖3所示的一種無人機欺騙性電子幹擾系統，包括幹擾信號發生器以及導航接收機，所述幹擾信號發生器包括數位訊號處理器、數字模擬轉換器、上變頻到射頻轉換裝置以及功放器，通過數位訊號處理器產生與入侵的無人機相匹配的幹擾信號，經過數字模擬轉換器產生模擬信號，再經過上變頻到射頻轉換裝置以及功放器的功率放大，放大的幹擾信號通過設置於幹擾信號發生器上的發射天線輻射至位於無人機上的導航接收機。

其中，所述數位訊號處理器採用FPGA晶片。

目前用於數位訊號處理的器件主要有ARM，DSP，FPGA以及專用集成晶片(ASIC)等。對於無線通信系統而言，要求晶片處理速度快，實時性好，功耗低，並且易於編程實現，開發周期短。DSP和FPGA都具有以上特點，而且編程資源豐富，是現代通信系統開發的首選處理器。DSP採用哈佛結構，嵌入了複雜算法處理硬核，並採用流水線技術，大大提高了運算的速度。但是對於本系統，設計很多部分要並行處理，需要採用多片DSP實現，使得電路板體積會比較大。FPGA晶片以其多功能並行執行的特點適合設計要求。並且其邏輯資源豐富，時序控制簡單，對外接口多，方便實時編程的實現。對於FPGA設計，開發方提供有可選擇應用IP核，縮短開發時間。基於以上考慮本系統採用FPGA晶片為主處理器。

FPGA(Field-Programmable Gate Array)，中文稱為現場可編程門陣列。FPGA是一種可以優化定製電路中的缺點而且改變了原來那些可編程電路中數量限制的不夠之處的電路。FPGA是通過使用硬體描述語言來進行編程的，在設計電路時，有著高速，高效的優點。並且在實現電路時可以將一些數字電路進行複雜邏輯的組合，有些器件更是有著記憶的功能，使得設計的程序或電路性能更加優良，實現的功能也更加多樣化。但相比較單片機等開發系統，FPGA也有著一定的缺點，比如它的程序編寫較為複雜，學習難度也比較高，所以要精通於使用FPGA的使用，還是需要更多的練習和學習才能達到的。系統硬體平臺的主要晶片，主處理器FPGA型號為ALTERA公司的Stratix III系列晶片，其鎖相環資源較多，可以多時鐘管理。查找表，觸發器，SRAM等邏輯資源豐富，能夠滿足左右旋兩路信號的解調。另外相比Xilinx晶片而言，成本較低，方便設計。該系列晶片接口有3.3V，2.5V，1.8V，1.1V四種電平接口標準，能適應多種接口晶片和A/D晶片。可以採用1.8V電平IO標準，實現與其他晶片的通信，降低系統的功耗。Stratix III系列FPGA引入了功耗控制技術，保證系統中的主要功能模塊正常運行，同時減小對次要速度較低電路的功率消耗。

對於擴頻碼為短周期重複碼的擴頻信號，利用其偽碼的周期重複特性，欺騙信號可以在最長一個偽碼周期內與真實信號自動實現相位匹配，並通過稍高於真實信號的功率將接收機偽碼跟蹤環路牽引至跟蹤欺騙信號。同時，由於欺騙信號偽碼的周期重複特性，如果在一個偽碼周期內欺騙不成功，該欺騙信號還可以自動在下一個偽碼周期實施牽引，直至成功引導目標接收機。一旦欺騙信號成功牽引目標接收機偽碼跟蹤環路，幹擾方則可以通過調整其發射的欺騙信號偽碼相位控制目標接收機的定時定位結果，從而達到欺騙目標接收機的目的。

只要欺騙信號功率經都卜勒損耗後高於真實信號就能成功牽引接收機偽碼跟蹤環路，從而實施成功欺騙幹擾。

通過對FPGA的編程可以產生與入侵的無人機相匹配的幹擾信號，經過DAC(中文：數字模擬轉換器，是一種將數位訊號轉換為模擬信號(以電流、電壓或電荷的形式)的設備)轉換裝置產生模擬信號，在經過上變頻到射頻的轉換以及功率放大的過程，可以輻射到空間的電磁頻率向空間發射出去以達到幹擾入侵無人機的目的。

上面所述的實施例僅僅是對本發明的優選實施方式進行描述，並非對本發明的構思和範圍進行限定。在不脫離本發明設計構思的前提下，本領域普通人員對本發明的技術方案做出的各種變型和改進，均應落入到本發明的保護範圍，本發明請求保護的技術內容，已經全部記載在權利要求書中。