一種用於超結器件的外延片的製作方法和結構與流程

2023-12-01 16:53:21

本發明涉及半導體製作領域，尤其涉及一種用於超結器件的外延片的製作方法和結構。

背景技術：

溝槽型垂直雙擴散場效應電晶體(VDMOS)的漏源兩極分別在器件的兩側，使電流在器件內部垂直流通，增加了電流密度，改善了額定電流，單位面積的導通電阻也較小，是一種用途非常廣泛的功率器件。

傳統功率金屬氧化物半導體場效應電晶體(MOSFET)通常採用VDMOS結構，為了承受高耐壓，需降低漂移區摻雜濃度或者增加漂移區厚度，這帶來的直接後果是導通電阻急劇增大。超結MOSFET採用交替的P-N結構替代傳統功率器件中單一導電類型材料作為電壓維持層，在漂移區中引入了橫向電場，使得漂移區在較小的關斷電壓下即可完全耗盡，達到提高擊穿電壓並降低導通電阻的目的。

超結器件利用交替的N柱和P柱進行電荷補償，使P區和N區相互耗盡，形成理想的平頂電場分布和均勻的電勢分布，要達到理想的效果，其前提條件就是電荷平衡。因此，超結技術製造工藝的關鍵如何製造電荷平衡的N柱和P柱。

目前，超結結構的製造方法主要有多次外延和注入技術、深槽刻蝕和填槽技術。以N型漂移區為例，多次外延方法是在N型襯底上採用多次外延生長到需要的厚度的漂移區，每一次外延後進行P型離子注入，累加形成連續的P柱，該方法工藝複雜，成本較高，需要多次重複的過程才能形成滿足需要的超結厚度，耗時長。深槽刻蝕和填槽技術是在單晶片上生長一定厚度的N型外延 層，在外延層上刻蝕深槽，然後在深槽中進行P型外延，需進行兩次外延和一次刻槽，相比多次外延和注入技術，工藝較為簡單，也降低了成本，但進行深槽外延時易形成空洞，內部結構不均勻，外延形成的P型摻雜區難以達到漂移區的工藝要求。

技術實現要素：

本發明為解決超結器件的外延片製作工藝複雜的問題，提供一種用於超結器件的外延片的製作方法和結構。

本發明方法包括：

一種用於超結器件的外延片的製作方法包括：

將第二導電類型摻雜劑通過第一導電類型半導體單晶片的第一表面進行摻雜，在第一導電類型半導體單晶片中形成第二導電類型摻雜區；

在所述第二導電類型摻雜區形成交替相鄰的多個溝槽和多個臺面，所述多個溝槽的底部和所述第一導電類型單晶片接觸；

生長第一導電類型的外延，填充所述溝槽並覆蓋所述臺面的上表面形成第一導電類型外延層；

將所述第一導電類型外延層作為超結器件的襯底。

將第一導電類型半導體單晶片的第一表面用第二導電類型摻雜劑進行摻雜，形成第二導電類型摻雜區，具體包括：採用熱擴散工藝，將所述第二導電類型摻雜劑通過所述第一導電類型半導體單晶片的第一表面進入所述第一導電類型半導體單晶片，形成第二導電類型摻雜區。

在所述第二導電類型摻雜區形成交替相鄰的多個溝槽和多個臺面，包括：用光刻膠作為掩膜，幹法刻蝕所述第二導電類型摻雜區，形成交替相鄰的多個溝槽和多個臺面，其中，所述多個溝槽的底部與所述第一導電類型單晶片接觸。

將第二導電類型摻雜劑通過第一導電類型半導體單晶片的第一表面進行摻雜之前，還包括：對所述第一導電類型半導體單晶片的第一表面和與所述第 一表面相對的第二表面進行清洗。

一種用於超結器件的外延片的結構，包括：

第一導電類型的襯底，所述襯底為第一導電類型外延層；

位於所述襯底之上的漂移區；

所述漂移區包含：第一導電類型摻雜柱、第二導電類型摻雜柱，以及位於所述第一導電類型摻雜柱和所述第二導電類型摻雜柱之上的第一導電類型摻雜層，所述第一導電類型摻雜柱和第二導電類型摻雜柱交替設置，所述第一導電類型摻雜柱與所述第一導電類型外延層材質相同，所述第二導電類型摻雜柱與所述第一導電類型摻雜層均為半導體單晶片。

所述第一導電類型摻雜柱和第二導電類型摻雜柱的高度相等，範圍為10um～200um。

所述第一導電類型摻雜柱的摻雜濃度×第一導電類型摻雜柱的寬度＝所述第二導電類型摻雜柱的摻雜濃度×第二導電類型摻雜柱的寬度。

本發明實施例提供的用於超結器件的外延片的製作方法，只需進行一次刻槽和一次外延，即可形成P柱和N柱相鄰的結構，而現有技術中工藝較為簡單的深槽刻蝕和填槽技術需進行兩次外延和一次刻槽，因此，本發明實施例進一步簡化了工藝步驟，節省了生產成本。另外，本發明實施例提供的方案將外延層作為襯底，將單晶片作為上層，在單晶片的表面上進一步製作超結器件，超結器件的外延片對漂移區的內部結構要求較高，對襯底的要求較低，由於單晶片比外延內部缺陷少，將外延層作為襯底，用單晶片製作漂移區且在其表面製作超結器件，更容易控制外延片的製作以滿足工藝上的要求，因此，降低了對外延工藝的要求，進一步降低了製作工藝的複雜度，節省了生產成本。

附圖說明

為了更清楚地說明本發明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡要介紹，顯而易見地，下面描述中的附圖僅僅是本發明的 一些實施例，對於本領域的普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。

圖1為本發明實施例一中用於超結器件的外延片的製作方法流程的示意圖；

圖2為本發明實施例一中用於超結器件的外延片的結構示意圖；

圖3(a)至圖3(e)為本發明實施例二中用於超結器件的外延片的製作流程中各階段的結構示意圖。

具體實施方式

為了方便起見，以下說明中使用了特定的術語體系，並且這並不是限制性的。措詞「左」、「右」、「上」和「下」表示在參照的附圖中的方向。措詞「向內」和「向外」分別是指朝著以及遠離描述的對象及其指定部分的幾何中心。術語包括以上具體提及的措詞、其衍生物以及類似引入的措詞。

儘管本發明的實施例涉及特定的導電類型(P型或N型)，但P型導電類型可以與N型導電類型調換，反之亦然，並且器件仍然是功能上正確的。因此，此處使用的，對N型的引用可以與P型互換，對P型的引用可以與N型互換。當所述第一導電類型半導體為N型半導體、第二導電類型為P型半導體時，所述超結器件為N溝道超結器件；反之，則為P溝道超結器件。

為了使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明作進一步地詳細描述，顯然，所描述的實施例僅僅是本發明一部份實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其它實施例，都屬於本發明保護的範圍。

實施例一

如圖1所示，為本發明實施例一提供的一種用於超結器件的外延片的製作方法的流程圖，方法包括：

S101、將第二導電類型摻雜劑通過第一導電類型半導體單晶片的第一表面 進行摻雜，在第一導電類型半導體單晶片中形成第二導電類型摻雜區；

S102、在所述第二導電類型摻雜區形成交替相鄰的多個溝槽和多個臺面，所述多個溝槽的底部和所述第一導電類型單晶片接觸；

S103、生長第一導電類型的外延，填充所述溝槽並覆蓋所述臺面的上表面形成第一導電類型外延層；

S104、將所述第一導電類型外延層作為超結器件的襯底。

本發明實施例一提供的用於超結器件的外延片的製作方法，只需進行一次刻槽和一次外延，即可形成P柱和N柱相鄰的結構，簡化了工藝步驟，節省了生產成本。另外，將外延層作為襯底，單晶片作為上層，外延層和單晶片的性質結構相似，但製作方法不同，外延層通常是化學氣相澱積形成的，單片製作方便對摻雜的濃度進行調整，單晶片是製作摻雜矽單晶後切片得到，整批的雜質濃度相同，但單晶片與外延層相比，內部缺陷較少。超結器件的外延片對漂移區的內部結構要求較高，對襯底的要求較低，將外延層作為襯底，用單晶片製作漂移區且在其表面加工製作超結器件，更容易滿足工藝上的要求。

較佳地，步驟S101具體為，採用熱擴散工藝，將第二導電類型摻雜劑通過第一導電類型半導體單晶片的第一表面進入第一導電類型半導體單晶片，形成第二導電類型摻雜區。熱擴散工藝可以控制摻雜濃度，相較於摻雜區很淺的離子注入工藝，熱擴散可以形成較深的摻雜區，而離子注入工藝若想達到較高的深度，需配合多次外延進行多次注入，工藝很繁複。並且，熱擴散工藝可以數百個單晶片一起作業，生產速度快，相較於單片作業的離子注入，成本較低。

較佳地，步驟S102具體可以為，用光刻膠作為掩膜，幹法刻蝕第二導電類型摻雜區，形成交替相鄰的多個溝槽和多個臺面，其中，溝槽的底部與第一導電類型單晶片接觸。溝槽經後續的第一導電類型外延填充，形成第一導電類型摻雜柱，而臺面即為第二導電類型摻雜柱，由此，形成交替的P/N柱結構。刻蝕形成的溝槽底部需與第一導電類型單晶片接觸，即將第二導電類型摻雜區完全刻通，使得第一導電類型摻雜柱與第一導電類型單晶片接觸，形成第一導 電類型摻雜區-交替的P/N柱-第一導電類型外延層的結構，利用幹法刻蝕，選擇性較高，不會對第一導電類型單晶片造成較大的損失。

進一步地，步驟S101之前，還包括對第一導電類型半導體單晶片的第一表面和與第一表面相對的第二表面進行清洗。現有技術在單晶片的一面進行外延，只涉及單晶片的一個表面，只需對單晶片的一面進行清洗。本發明實施例一在單晶片的一面製作形成交替的P/N柱，將與之相對的另一面作為外延片的正面，以備在其上進行後續的製造工藝形成超結器件，故需對單晶片相對的兩個表面都進行清洗。

本發明實施例一還提供一種用於超結器件的外延片的結構，如圖2所示，包括：

第一導電類型的襯底，所述襯底為第一導電類型外延層11；

位於所述襯底之上的漂移區12；

所述漂移區12包含：第一導電類型摻雜柱121、第二導電類型摻雜柱122，以及位於所述第一導電類型摻雜柱121和所述第二導電類型摻雜柱122之上的第一導電類型摻雜層123，所述第一導電類型摻雜柱121和第二導電類型摻雜柱122交替設置，所述第一導電類型摻雜柱121與所述第一導電類型外延層11材質相同，所述第二導電類型摻雜柱122與所述第一導電類型摻雜層123均為半導體單晶片。

第一導電類型摻雜層為第一導電類型單晶片，第二導電類型摻雜柱是在第一導電類型半導體單晶片上通過注入摻雜後刻蝕形成，兩者都是半導體單晶片；第一導電類型摻雜柱與第一導電類型外延層都是通過在半導體單晶片上外延生長形成，兩者材質相同。本發明實施例一將外延層作為襯底，將單晶片作為外延片的上層，以備在其上進行後續的製造工藝形成超結器件。單晶片比外延內部的晶格缺陷少，超結器件的外延片對漂移區的內部結構要求較高，對襯底的要求較低，因此，將外延層作為襯底、單晶片作為漂移區，更容易滿足外延片的製作要求。

較佳地，第一導電類型摻雜柱和第二導電類型摻雜柱的高度相等，範圍為10μm～200μm。

較佳地，第一導電類型摻雜柱的摻雜濃度×第一導電類型摻雜柱的寬度＝第二導電類型摻雜柱的摻雜濃度×第二導電類型摻雜柱的寬度。第一導電類型摻雜柱和第二導電類型摻雜柱的高度相等，摻雜濃度與寬度的乘積也相等，因此，第一導電類型摻雜柱的體積與摻雜濃度的乘積等於第二導電類型摻雜柱的體積與摻雜濃度的乘積，即第一導電類型摻雜柱摻雜的總離子量等於第二導電類型摻雜柱摻雜的總離子量。由此，使得P區和N區可以相互耗盡，保證了P柱和N柱的電荷平衡。

實施例二

下面以N型半導體為例，詳細描述本發明的技術方案。如這裡所用的，對導電類型的引用限於所描述的實施例。然而，本領域技術人員知道，P型導電類型能夠與N型導電類型調換，並且器件仍然是功能正確的。如圖3(a)～3(e)所示，為本發明實施例二公開的用於超結器件的外延片製作流程中各階段的結構示意圖。

第一步、如圖3(a)，使用N型矽單晶片1，對單晶片1的第一表面101和第二表面102都進行清洗。

第二步、如圖3(b)，通過第一表面101對單晶片1進行P型熱擴散，在單晶片1上形成P型摻雜區2。

具體地，將單晶片1放入硼離子氛圍中，加熱到800℃～1200℃，使硼離子從濃度很高的雜質源向單晶片中擴散並形成一定的分布，熱擴散可精確控制摻雜的深度和濃度，且可多個單晶片共同作業，節省了工藝時間和成本。

第三步、如圖3(c)，使用光刻膠作為掩膜材料，對P型摻雜區2進行刻蝕，形成多個溝槽201和多個臺面202。

具體地，在P型摻雜區的表面塗布光刻膠，利用光罩版定義出P型摻雜區2中的溝槽201，利用幹法刻蝕，刻蝕出溝槽201，使得溝槽201的底部與N 型單晶片1相接觸，之後去除光刻膠。

第四步、如圖3(d)，利用化學氣相澱積生長N型外延，填充溝槽201，形成N型摻雜柱3和N型外延層5，P型摻雜區中保留下來的臺面202即為P型摻雜柱4。

至此，外延片製作完成。

第五步、如圖3(e)，將N型外延層5作為襯底，N型單晶片1作為上層。

將N型單晶片1的第二表面102作為整個外延片的上表面，根據超結器件的設計需要，對N型單晶片1進行減薄，在其上繼續加工，製作超結器件。在單晶片1上製作器件，降低了對外延工藝的要求，進一步降低了製作工藝的複雜度，節省了生產成本。

儘管已描述了本發明的優選實施例，但本領域內的技術人員一旦得知了基本創造性概念，則可對這些實施例作出另外的變更和修改。所以，所附權利要求意欲解釋為包括優選實施例以及落入本發明範圍的所有變更和修改。

顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精神和範圍。這樣，倘若本發明的這些修改和變型屬於本發明權利要求及其等同技術的範圍之內，則本發明也意圖包含這些改動和變型在內。