一種主動型電壓均衡裝置製造方法
2023-12-01 10:43:26 3
一種主動型電壓均衡裝置製造方法
【專利摘要】本發明公開了一種主動型電壓均衡裝置，包括N節相互串聯的儲能器件，儲能器件連接有電壓檢測系統，電壓檢測系統的輸出端與處理器的輸入端相連，處理器輸出控制信號至均衡功能電路，其中，每相鄰兩節儲能器件兩端連接一均衡模塊，N-1個均衡模塊共同構成均衡功能電路；所述均衡模塊包括能量暫存與轉移迴路以及分別控制迴路開關MOSFET的驅動電路。該裝置能夠將電壓高的儲能器件的部分電能轉移給電壓低的儲能器件，解決現有均衡裝置效率低、發熱嚴重、速度慢、驅動電路不可靠等問題。
【專利說明】—種主動型電壓均衡裝置
【技術領域】
[0001 ] 本發明涉及電壓均衡裝置，尤其涉及一種主動型電壓均衡裝置。
【背景技術】
[0002]目前，廣泛使用的電壓均衡技術主要採用大功率電阻為能量損耗器件，通過開關網絡控制將電壓高的儲能器件的部分電能轉換為熱能損耗掉，這種被動均衡技術雖然得到了成熟的使用，但存在效率低、均衡電流較大時發熱嚴重的問題，在一些對效率和散熱要求高的場合幾乎無法使用，在此情況下，採用效率高、發熱量小的能量轉移型主動電壓均衡裝置具有重要意義。
【發明內容】
[0003]本發明要解決的技術問題是:提供一種主動型電壓均衡裝置，能夠將電壓高的儲能器件的部分電能轉移給電壓低的儲能器件，解決現有均衡裝置效率低、發熱嚴重、速度慢、驅動電路不可靠等問題。
[0004]為了實現上述目的，本發明採用的技術方案是:一種主動型電壓均衡裝置，包括N節相互串聯的儲能器件，儲能器件連接有電壓檢測系統，電壓檢測系統的輸出端與處理器的輸入端相連，處理器輸出控制信號至均衡功能電路，每相鄰兩節儲能器件上連接一均衡模塊，N-1個均衡模塊共同構成均衡功能電路；所述均衡模塊包括能量暫存與轉移迴路以及分別控制迴路開關MOSFET的兩個驅動電路。
[0005]所述驅動電路包括均衡狀態指示電路、RC電路和推挽式輸出電路，PWM信號和來自處理器的控制信號經與非門Ul後，一方面直接送入與非門U2的一個輸入端，同時又經RC電路送入U2的另一輸入端；另一方面經非門U3反相後一路送入與門U4的一個輸入端，另一路通過另一 RC電路後送入U4的另一個輸入端；U1的輸出同時與均衡狀態指示電路相連；U2的輸出經加速電容C2、電阻R3和下拉電阻R4後送入NPN三極體Ql的基極；U4的輸出經加速電容C4、電阻R7和下拉電阻R8後送入NPN三極體Q2的基極，Ql的集電極經電阻R5上拉後輸出給NPN三極體Q3的基極；三極體Q2的集電極經R9上拉後輸出給PNP三極體Q4的基極；Q3和Q4構成推輓輸出電路，其輸出端與能量暫存與轉移迴路連接。
[0006]所述能量暫存與轉移迴路由PMOS管Q9、QlO、電感L1、儲能器件BATl和BAT2構成，BATl的正極接Q9的源極、Q3的集電極和上拉電阻R5，BATl的負極經電感LI後接Q9的漏極、QlO的源極、Q7的集電極和上拉電阻R14，BAT2的負極接QlO的漏極。
[0007]所述驅動電路包括均衡狀態指示電路、RC電路和推挽式輸出電路，PWM信號和來自處理器的控制信號經與非門U9後，U9的輸出信號一方面直接送入與非門UlO的一個輸入端，同時又經RC電路送入UlO的另一個輸入端；另一方面U9的輸出經非門Ull反相後一路直接送入與門U12的一個輸入端，另一路通過另一 RC電路延時後送入U12的另一個輸入端；U9的輸出同時與均衡狀態指示電路相連；UlO的輸出經電容C10、電阻R22和上拉電阻R21後送入NPN三極體Qll的基極，U12的輸出經電容C12、電阻R26和上拉電阻R25後送入NPN三極體Q12的基極，三極體Qll的集電極經電阻R23上拉後輸出給NPN三極體Q13的基極；三極體Q12的集電極經R27上拉後輸出給PNP三極體Q14的基極；Q13和Q14構成推輓輸出電路，其輸出端與能量暫存與轉移迴路連接。
[0008]能量暫存與轉移迴路由NMOS管Q19、Q20、電感L2、儲能器件BAT3和BAT4構成，BAT3的正極接Q19的漏極，BAT3的負極經電感L2後接Q19的源極和QlO的漏極，BAT4的負極接Q20的源極。
[0009]所述儲能器件中以第I節負極電壓為參考地，當某節儲能器件的正極對地電壓為8~IlV時，以該節儲能器件為分界點，以下部分的能量暫存與轉移迴路採用NMOS管，以上部分則採用PMOS管實現。
[0010]本發明帶來的有益效果為:1.對電壓均衡過程以能量轉移的形式實現，屬於一種主動型的均衡策略，將相鄰的兩節儲能器件中電壓高的部分能量傳遞給電壓低的器件，提高了均衡的效率，並有效避免了被動的損耗型均衡中存在的嚴重發熱問題，從而提高了工作效率，並延長了使用壽命。
[0011]2.根據具體的儲能器件串聯情況，靈活採用PMOS管和NMOS管相結合的方式構成整個系統的電壓均衡裝置，可靠性強。
[0012]3.採用了加速電容改善了輸出控制信號的上升沿。
[0013]4.米用RC延時電路產生一定的死區時間,確保推輓輸出級的對管不會同時處於導通狀態，提高了電路的可靠性。
【專利附圖】
【附圖說明】
[0014]圖1為本發明的整體結構示意圖； 圖2為採用PMOS管的均衡模塊電路圖；
圖3為採用NMOS管的均衡模塊電路圖。
【具體實施方式】
[0015]下面結合附圖及具體實施例對本發明作進一步的詳細說明。
[0016]本發明是一種適用於各類串聯結構的儲能系統的電壓均衡裝置，包括N節相互串聯的儲能器件，儲能器件連接有電壓檢測系統，電壓檢測系統的輸出端與處理器的輸入端相連，處理器輸出控制信號至均衡功能電路，每相鄰兩節儲能器件上連接一均衡模塊，N-1個均衡模塊共同構成均衡功能電路；所述均衡模塊包括能量暫存與轉移迴路以及分別控制迴路開關MOSFET (金屬氧化物半導體場效應管)的兩個驅動電路。
[0017]該均衡裝置採用相鄰兩節儲能器件依次相互均衡的方式實現整個儲能模塊的電壓均衡功能，相鄰兩節儲能器件的均衡模塊電路是一個相對獨立的電路，均衡裝置的規模大小取決於儲能模塊所串聯的儲能器件的多少，若串聯的儲能器件的節數為n，則第I節與第2節、第2節與第3節、第3節與第4節……，第(η-1)節與第η節之間分別使用一個獨立的均衡模塊，因此共需(η-1)個相對獨立的均衡模塊，具體連接方式如圖1所示。
[0018]在具體應用中，需根據儲能器件串聯節數和單體電壓的不同情況在電壓較高的高端採用PMOS管作為開關器件實現 能量暫存和轉移迴路的控制，在電壓較低的低端則採用NMOS管實現迴路控制。一般地，NMOS管驅動電路的電壓在12V左右，因此串聯的儲能器件中以第I節負極電壓為參考地，當某節正極對地電壓達到9V左右時，應以該節儲能器件為分界點，以下部分的均衡模塊採用NMOS管實現，以上部分則用PMOS管實現。圖2和圖3分別為採用PMOS管和NMOS管作為迴路控制開關的均衡電路單元。
[0019]圖2中，方框I和方框2中分別為PMOS管Q9和QlO的驅動電路，方框3中為處於電壓高端的某相鄰兩節儲能器件BATl和BAT2均衡電路的能量暫存與轉移迴路。
[0020]Q9的驅動電路中，首先經與非門Ul輸入均衡控制信號C0NTR0L1和50%佔空比的數Khz頻率的PWM信號；U1的輸出信號一方面直接送入與非門U2的一個輸入端，同時又經由Rl和Cl構成的RC電路延時後送入U2的另一個輸入端，另一方面Ul的輸出經非門U3反相後一路直接送入與門U4的一個輸入端，另一路通過由R6和C3構成的RC電路延時後送入U4的另一個輸入端；RC延時電路用來產生一定的死區時間保護後級的推挽對管Q3和Q4，確保其不會同時處於導通狀態；U1的輸出同時控制由R2和Dl構成的均衡狀態指示電路；U2的輸出經電容C2、電阻R3和下拉電阻R4後送入NPN三極體Ql的基極，其中的C2稱為加速電容，用來改善Ql集電極輸出信號的上升沿，從而提高了工作效率及其穩定性；U4的輸出經電容C4、電阻R7和下拉電阻R8後送入NPN三極體Q2的基極，其中的C4為加速電容，用來改善Q2集電極輸出信號的上升沿；三極體Ql的集電極經電阻R5上拉後輸出給NPN三極體Q3的基極；三極體Q2的集電極經R9上拉後輸出給PNP三極體Q4的基極；Q3和Q4構成推輓輸出電路，其輸出用來控制PMOS管Q9。
[0021]QlO的驅動電路與Q9的相同，其輸入控制信號為C0NTR0L2。其中的三極體Q5集電極經上拉輸出給NPN三極體Q7的基極，三極體Q6集電極經上拉輸出給PNP三極體Q8的基極；Q7和Q8構成推輓輸出電路，它們的發射極輸出給PMOS管Q10，用來控制其通斷。
[0022]能量暫存與轉移迴路是實現電壓均衡功能的核心，由PMOS管Q9、Q10、電感L1、儲能器件BATl和BAT2構成。其中Q9和QlO用來實現能量暫存和轉移的控制，電感LI用來暫存能量和續流。VN+2為BATl的正極，接Q9的源極、Q3的集電極和上拉電阻R5，VN+1為BATl的負極和BAT2的正極，經電感LI後接Q9的漏極、QlO的源極、Q7的集電極和上拉電阻R14，VN為BAT2的負極，接QlO的漏極。
[0023]均衡裝置工作時，首先需要電壓檢測系統檢測儲能器件BATl和BAT2的電壓，處理器根據設置的均衡控制條件確定均衡控制策略，輸出對應的均衡控制信號。
[0024]若不需要均衡，則控制信號C0NTR0L1和C0NTR0L2均為低電平，Ul和U5輸出高電平，U4迅速輸出低電平，Q2和Q4先行截止；U2經延時後輸出低電平，Ql截止，Q3導通，推輓輸出高電平使Q9截止，延時電路確保推挽電路相應管子的導通和截止順序；同理，低電平的C0NTR0L2信號也使得QlO處於截止狀態；U1和U5輸出的高電平信號使指示燈Dl和D2處於滅的狀態。
[0025]若BATl的電壓高於BAT2的電壓，並同時滿足其它均衡啟動條件，則控制信號CONTROL I為高電平，C0NTR0L2為低電平，QlO處於始終截止的狀態。C0NTR0L1的高電平使得Ul輸出PWM信號，該信號點亮指示燈D1，表明BATl處於被均衡的狀態；PWM的下降沿到來時，U2迅速跳變為高電平，使Ql導通，Q3截止，U3迅速跳變為高電平，U4則經延時後跳變為高電平，使Q2導通，Q4導通，推挽電路輸出低電平，Q9導通，BATl放電，釋放的能量暫存於LI中，由Q9、L1和BATl構成的迴路中有逆時針的電流流過；在PWM信號的低電平期間，Q9持續導通，LI中電流持續增大；PWM的上升沿到來時，U3迅速跳變為低電平，U4迅速跳變為低電平，Q2迅速截止，Q4截止，U2輸出經延時後跳變為低電平，Ql截止，Q3導通，推挽電路輸出高電平，Q9截止，由於電感LI中的電流不能突變，LI中自左至右的電流通過由L1、BAT2和QlO上的體二極體構成的迴路進行續流，從而將LI中存儲的能量釋放出來，並充入BAT2中^PWM信號高電平期間，隨著LI中能量的釋放，充電迴路中的電流逐漸減小，直到為零；在CONTROL1持續高電平期間，隨著PWM信號的周期性變換，周而復始地實現了 BATl放電，BAT2充電的電壓均衡過程。
[0026]同理，若BAT2的電壓高於BATl的電壓，則控制信號C0NTR0L1為低電平，C0NTR0L2為高電平，Q9始終處於截止狀態，QlO則周期性地導通和截止，續流時通過Q9的體二極體構成迴路，工作過程與BATl電壓高於BAT2時類似。
[0027]圖3中，方框4和方框5中分別為NMOS管Q19和Q20的驅動電路，方框6中為處於電壓低端的某相鄰兩節儲能器件BAT3和BAT4均衡電路的能量暫存與轉移迴路。
[0028]Q19的驅動電路中，首先經與門U9輸入均衡控制信號C0NTR0L3和50%佔空比的數Khz頻率的PWM信號；U9的輸出信號一方面直接送入與非門UlO的一個輸入端，同時又經由R19和C9構成的RC電路延時後送入UlO的另一個輸入端，另一方面U9的輸出經非門Ull反相後一路直接送入與門U12的一個輸入端，另一路通過由R24和Cll構成的RC電路延時後送入U12的另一個輸入端；RC延時電路產生一定的死區時間保護後級推挽對管Q13和Q14，確保其不會同時處於導通狀態；U9的輸出同時控制由R20和D3構成的均衡狀態指示電路；U10的輸出經電容CIO、電阻R22和上拉電阻R21後送入NPN三極體Qll的基極，其中的ClO為加速電容，用來改善Qll集電極輸出信號的上升沿；U12的輸出經電容C12、電阻R26和上拉電阻R25後送入NPN三極體Q12的基極，其中的12為加速電容，用來改善Q12集電極輸出信號的上升沿；三極體Qll的集電極經電阻R23上拉後輸出給NPN三極體Q13的基極；三極體Q12的集電極經R27上拉後輸出給PNP三極體Q14的基極；上拉電阻R21、R23和三極體Q13的集電極連接的12V電壓由系統提供，用來為NMOS管提供必要的UGS電壓；Q13和Q14構成推輓輸出電路，`其輸出用來控制NMOS管Q19。
[0029]Q20的驅動電路與Q19的相同，其輸入控制信號為C0NTR0L4。其中的三極體Q15集電極經上拉輸出給NPN三極體Q17的基極，三極體Q16集電極經上拉輸出給PNP三極體Q18的基極；Q17和Q18構成推輓輸出電路，它們的發射極輸出給NMOS管Q20，用來控制其通斷。
[0030]圖3中的能量暫存與轉移迴路由NMOS管Q19、Q20、電感L2、儲能器件BAT3和BAT4構成。其中Q19和Q20用來實現能量暫存和轉移的控制，電感L2用來暫存能量和續流。V3為BAT3的正極，接Q19的漏極，V2為BAT3的負極和BAT4的正極，經電感L2後接Q19的源極和QlO的漏極，Vl為BAT4的負極，接Q20的源極。
[0031]圖3中的均衡電路工作時，同樣需要電壓檢測系統檢測BAT3和BAT4的電壓，處理器根據設置的均衡控制條件確定均衡控制策略，輸出對應的均衡控制信號C0NTR0L3和C0NTR0L4。
[0032]若不需要均衡，則控制信號C0NTR0L3和C0NTR0L4均為低電平，U9和U13輸出低電平，UlO迅速輸出高電平，Qll導通，Q13截止；U11輸出高電平，U12經延時後輸出高電平，Q12導通，Q14導通，推挽電路輸出低電平使Q19截止，延時電路確保推挽電路相應管子的導通和截止順序；同理，低電平的C0NTR0L4信號也使得Q20處於截止狀態；U9和U13輸出的低電平使指示燈D3和D4處於滅的狀態。
[0033]若BAT3的電壓高於BAT4的電壓，並同時滿足其它均衡啟動條件，則控制信號C0NTR0L3為高電平，C0NTR0L4為低電平，Q20處於始終截止的狀態。C0NTR0L3的高電平使得U9輸出PWM信號，該信號點亮指示燈D3，表明BAT3處於被均衡的狀態；PWM的上升沿到來時，Ull迅速跳變為低電平，U12立即輸出低電平，使Q12截止，Q14截止，UlO則經延時後跳變為低電平，使Qll截止，Ql3導通，推挽電路輸出高電平，Q19導通，BAT3放電，釋放的能量暫存於L2中，由Q19、L2和BAT3構成的迴路中有逆時針的電流流過^PWM信號的高電平期間，Q19持續導通，L2中電流持續增大；PWM的下降沿到來時，UlO迅速跳變為高電平，Qll迅速導通，Q13截止，Ull輸出跳變為高電平，經延時輸入給U12後跳變為高電平，Q12導通，Q14導通，推挽電路輸出低電平，Q19截止，由於電感L2中的電流不能突變，L2中自左至右的電流通過由L2、BAT4和Q20上的體二極體構成的迴路進行續流，從而將L2中存儲的能量釋放出來，並充入BAT4中；在PWM信號低電平期間，隨著L2中能量的釋放，充電迴路中的電流逐漸減小，直到為零；在C0NTR0L3持續高電平期間，隨著PWM信號的周期性變換，周而復始地實現了 BAT3放電，BAT4充電的電壓均衡過程。
[0034]同理，若BAT4的電壓高於BAT3的電壓，則控制信號C0NTR0L3為低電平，C0NTR0L4為高電平，Q19始終處於截止狀態，Q20則周期性地導通和截止，續流時通過Q19的體二極體構成迴路， 工作過程與BAT3電壓高於BAT4時類似。
【權利要求】
1.一種主動型電壓均衡裝置，包括N節相互串聯的儲能器件，儲能器件連接有電壓檢測系統，電壓檢測系統的輸出端與處理器的輸入端相連，處理器輸出控制信號至均衡功能電路，其特徵在於:每相鄰兩節儲能器件上連接一均衡模塊，N-1個均衡模塊共同構成均衡功能電路；所述均衡模塊包括能量暫存與轉移迴路以及分別控制迴路開關MOSFET的兩個驅動電路。
2.根據權利要求1所述的一種主動型電壓均衡裝置，其特徵在於:所述驅動電路包括均衡狀態指示電路、RC電路和推挽式輸出電路，PWM信號和來自處理器的控制信號經與非門Ul後,一方面直接送入與非門U2的一個輸入端，同時又經RC電路送入U2的另一輸入端；另一方面經非門U3反相後一路送入與門U4的一個輸入端，另一路通過另一 RC電路後送入U4的另一個輸入端；U1的輸出同時與均衡狀態指示電路相連；U2的輸出經加速電容C2、電阻R3和下拉電阻R4後送入NPN三極體Ql的基極；U4的輸出經加速電容C4、電阻R7和下拉電阻R8後送入NPN三極體Q2的基極；Q1的集電極經電阻R5上拉後輸出給NPN三極體Q3的基極；三極體Q2的集電極經R9上拉後輸出給PNP三極體Q4的基極；Q3和Q4構成推輓輸出電路，其輸出端與能量暫存與轉移迴路連接。
3.根據權利要求2所述的一種主動型電壓均衡裝置，其特徵在於:所述能量暫存與轉移迴路由PMOS管Q9、Q10、電感L1、儲能器件BATl和BAT2構成，BATl的正極接Q9的源極、Q3的集電極和上拉電阻R5，BATl的負極經電感LI後接Q9的漏極、QlO的源極、Q7的集電極和上拉電阻R14，BAT2的負極接QlO的漏極。
4.根據權利要求1所述的一種主動型電壓均衡裝置，其特徵在於:所述驅動電路包括均衡狀態指示電路、RC電路和推挽式輸出電路，PWM信號和來自處理器的控制信號經與非門U9後，U9的輸出信號一方面直接送入與非門UlO的一個輸入端，同時又經RC電路送入UlO的另一個輸入端；另一方面U9的輸出經非門Ull反相後一路直接送入與門U12的一個輸入端，另一路通過另一 RC電路延時後送入U12的另一個輸入端；U9的輸出同時與均衡狀態指示電路相連；UlO的輸出經電容C10、電阻R22和上拉電阻R21後送入NPN三極體Qll的基極；U12的輸出經電容C12、電阻R26和上拉電阻R25後送入NPN三極體Q12的基極，三極體Qll的集電極經電阻R23上拉後輸出給NPN三極體Q13的基極；三極體Q12的集電極經R27上拉後輸出給PNP三極體Q14的基極；Q13和Q14構成推輓輸出電路，其輸出端與能量暫存與轉移迴路連接。
5.根據權利要求4所述的一種主動型電壓均衡裝置，其特徵在於:能量暫存與轉移迴路由NMOS管Q19、Q20、電感L2、儲能器件BAT3和BAT4構成，BAT3的正極接Q19的漏極，BAT3的負極經電感L2後接Q19的源極和QlO的漏極，BAT4的負極接Q20的源極。
6.根據權利要求1至5任一項所述的一種主動型電壓均衡裝置，其特徵在於:所述儲能器件中以第I節負極電壓為參考地，當某節儲能器件的正極對地電壓為8?IlV時，以該節儲能器件為分界點，以下部分的能量暫存與轉移迴路採用NMOS管，以上部分則採用PMOS管實現。
【文檔編號】H02J7/00GK103762631SQ201410003636
【公開日】2014年4月30日 申請日期:2014年1月3日 優先權日:2014年1月3日
【發明者】張偉民, 葛運旺, 董紅政, 姚雷博, 郭超, 李龍星 申請人:洛陽理工學院