使用雙向參考時鐘的計時體系結構的製作方法

2023-12-03 12:08:21

專利名稱：：使用雙向參考時鐘的計時體系結構的製作方法
技術領域：
：本發明的實施例一般涉及集成電路領域，特別是涉及使用雙向參考時鐘的計時(clocking)體系結構的系統、方法和裝置。
背景技術：
：傳統源同步計時體系結構例如可在存儲系統中用於向一個或多個動態隨機存取存儲器(DRAM)設備提供參考時鐘。在傳統的源同步系統中，存儲控制器使用例如鎖相環來產生參考時鐘。然後，存儲控制器將參考時鐘提供給主DRAM，該主DRAM轉而將參考時鐘分發給一個或多個輔助DRAM的接收器時鐘樹。主DRAM接收參考時鐘，並通過接收器時鐘樹和發射器時鐘樹來傳播該參考時鐘。然後，參考時鐘通過輔助DRAM的接收器時鐘樹。各個輔助DRAM使用參考時鐘來控制將數據回送給主DRAM。一般來說，用於控制將數據回送給主DRAM的參考時鐘已經遍歷存儲控制器時鐘樹、信道、主DRAM接收器時鐘樹和主DRAM發射器時鐘樹。據的時鐘周期相差幾個周期。在存在範圍為(例如)100Mhz或者更高的電源噪聲的情況下，這種時鐘對數據(clocktodata)的延遲失配導致明顯的抖動。對於許多應用，抖動可能使參考時鐘在某些頻率之上不可用。通過附圖、作為實例而不是限制來說明本發明的實施例，附圖中，相似的參考標號表示相似的元件。圖1是圖解說明根據本發明的一實施例實現的晶片系統的所選方面的高級框圖。圖2是圖解說明根據本發明的一實施例實現的存儲系統的所選方面的框圖。圖3是圖解說明根椐本發明的一實施例、具有雙向時鐘埠的晶片的所選方面的框圖。圖4是圖解說明根據本發明的一實施例實現的雙向時鐘埠的所選方面的電路圖。圖5是圖解說明根椐本發明的一實施例、使用雙向參考時鐘的計時體系結構的方法的所選方面的流程圖。圖6A和圖6B是圖解說明計算系統的所選方面的框圖。具體實施例方式本發明的實施例一般涉及使用雙向時鐘埠的時鐘體系結構的系統、方法和裝置。在一實施例中，系統中的至少一部分晶片包括雙向時鐘埠。雙向時鐘埠可配置成發送參考時鐘或者接收參考時鐘。在一實施例中，主晶片(例如主DRAM)分割參考時鐘，並通過它的雙向時鐘埠發送該參考時鐘。各個輔助晶片在其雙向時鐘埠上接收參考時鐘，並使用它來發送數據，而無需參考時鐘遍歷主DRAM的發送時鐘樹。如以下進一步討論的，本發明的實施例提供對電源噪聲引起的抖動的更大抗擾性。圖1是圖解說明根據本發明的一實施例實現的晶片系統的所選方面的高級框圖。系統100包括以轉發體系結構(repeatingarchitecture)設置的晶片110、120和130。術語"轉發體系結構"表示一種體系結構，其中晶片在一個埠接收數據並從第二埠轉發那個數據(的至少一部分)。例如，晶片120在埠126和124上接收數據，並通過分別從埠128和122發送該數據來將它轉發。晶片120和130使用來自晶片110的參考時鐘來分別從埠122和132發送數據。在一個實施例中，至少部分通過鎖相環(PLL)]12來產生參考時鐘，並將它傳遞到晶片120。晶片120分割參考時鐘(例如在102),並將它從雙向時鐘埠140發送。在一實施例中，雙向時鐘埠140是可配置為發射器或接收器的時鐘埠。在一個實施例中，參考時鐘在通過晶片120的輔助發射器128之前被分離。晶片130在雙向時鐘埠142上接收參考時鐘。將所接收的參考時鐘從雙向時鐘埠142傳遞到主發射器132。晶片130使用參考時鐘來控制從主發射器132發送數據。在一實施例中，雙向時鐘埠140和142的使用會減小抖動，因為與例如傳統的源同步系統中的參考時鐘通路的長度相比，減小了參考時鐘通路的長度。在所示實施例中，例如因為參考時鐘不通過輔助發射器128(及其關聯的時鐘樹)和主接收器136(及其關聯的時鐘樹)，所以減小了參考時鐘通路的長度。圖2是圖解說明根據本發明的一實施例實現的存儲系統的所選方面的框圖。存儲系統200包括存儲控制器210、連接器220和存儲設備230/240。在一實施例中，存儲系統200包括轉發體系結構。也就是說，各存儲設備轉發它在主方向(例如面向存儲控制器210的方向)以及輔助方向(例如與存儲控制器210背向(或反向)的方向)l妻收的數據(的至少一部分)。存儲控制器210至少部分控制存儲i殳備230/240與例如一個或多個處理器之間的數據流。在一實施例中，存儲控制器210使用例如鎖相環212來提供參考時鐘(例如源同步時鐘)。發射器214通過例如連接器220向存儲設備230發送參考時鐘。例如，連接器220是存儲模塊(如雙列直插存儲模塊(DIMM))所插入的物理連接器。主存儲設備230在主接收器232上接收參考時鐘。在一個實施例中，參考時鐘從參考時鐘樹分出來，並提供給雙向時鐘埠260，以便分發給輔助存儲設備240。在一個實施例中，雙向時鐘埠260配置成向輔助存儲設備240發送參考時鐘。在這樣一個實施例中，雙向時鐘埠262配置成接收參考時鐘。在每個輔助存儲i殳備240上，在雙向時鐘埠262上4妄收參考時鐘。然後將參考時鐘發送l^發射器244。在一實施例中，發射器244使用參考時鐘來(至少部分)控制通過例如鏈路246的數據發送。在一個實施例中，鏈路246是存儲信道中的點對點鏈路。在一個備選實施例中，鏈路246可通過不同方式(例如作為數據網絡中的鏈路)來實現。在所示實施例中，參考時鐘繞過輔助發射器236(主存儲設備230)和主接收器248(輔助存儲設備240)。參考時鐘呈現更小的抖動，因為時鐘通路更短，並且通過更少的時鐘樹。在一實施例中，更高的數據速率在晶片到晶片鏈路(例如鏈路246)上是可行的，因為參考時鐘呈現更小的抖動(例如比傳統的源同步系統中的鏈路通常呈現的更小的抖動)。存儲設備230/240可以是適合於提供系統存儲器的任何類型的存儲設備。例如，在一實施例中，存儲設備230/240是動態隨機存取存儲設備(DRAM)。在一備選實施例中，存儲設備230/240可以是同步DRAM(SDRAM)、靜態隨機存取存儲器(SRAM)、磁隨機存取存儲器(MRAM)等。在一實施例中，裝置230是主DRAM,而裝置240是輔助DRAM。如上所述，在一個實施例中，在主DRAM230的接收時鐘樹之後分出來源同步時鐘。然後，將這個時鐘從主DRAM230上的雙向時鐘埠分發到各輔助DRAM240上的雙向時鐘埠。輔助DRAM240將該時鐘用在其發射器244中。在一實施例中，鏈路246呈現比傳統鏈路更小的抖動，因為圖2所示的時鐘通路比傳統鏈路中使用的時鐘通路更短。表1說明根據本發明的一實施例、作為噪聲的函數的抖動。如表1所示，在一實施例中，當電源噪聲接近2.5%時，抖動可減小將近50%。在一實施例中，在將不同的PLL抖動份額加入鏈路時，呈現相似的趨勢。表Itableseeoriginaldocumentpage9圖3是圖解說明根據本發明的一個實施例、具有雙向時鐘埠的晶片的所選方面的框圖。晶片300可以是適合用於以級聯方式將數據從一個晶片轉發到另一個晶片的系統中的任何晶片。例如，在一個實施例中，晶片300是存儲設備，例如動態隨機存取存儲設備(DRAM)。在一備選實施例中，晶片300可以是網^4妄口(I/F)晶片，例如令牌環I/F。在一實施例中，晶片300支持轉發功能。也就是說，晶片300從源(例如存儲控制器)接收數據，並將那個數據的至少一部分轉發到另一個晶片(或多個晶片)。在所示實施例中，例如，晶片300在4姿收埠302上接收數據。接收埠302包括接收器304。大家要理解，只是為了便於說明，晶片300示為具有兩個"l矣收埠302。在一實施例中，晶片300可具有兩個以上接收埠302或單個4^收埠302。晶片300還包括具有發射器308的發送數據埠306。在一實施例中，在埠302上接收的數據的至少一部分通過埠306淨支轉發到另一個晶片(或多個晶片)。大家要理解，只是為了便於說明，晶片300示為具有兩個發送埠306。在一實施例中，晶片300可具有兩個以上發送埠306或單個發送埠306。在一實施例中，晶片300可配置成主晶片或輔助晶片。"主晶片"表示配置成向另一個晶片發送參考時鐘的晶片，而"輔助晶片，，表示配置成從主晶片接收參考時鐘的晶片。晶片300的配置可包括配置雙向時鐘埠320，並選擇復用器318的輸入。在一實施例中，雙向時鐘埠320可配置成接收參考時鐘或者發送參考時鐘。例如，通過啟用接收器322而禁用發射器324,雙向時鐘埠320可配置成接收參考時鐘。類似地，通過啟用發射器324而禁用接收器322,雙向時鐘埠320可配置成發送參考時鐘。在一備選實施例中，雙向時鐘埠320的配置可包括更多、更少和/或不同的要素。在一實施例中，取決於晶片300是配置為主晶片還是輔助晶片，發送時鐘樹316從兩個源其中之一接收參考時鐘310。如果晶片300配置為主晶片，則發送時鐘樹316從參考時鐘埠312接收參考時鐘310。或者，如果晶片300配置為輔助晶片，則發送時鐘樹316從雙向時鐘埠320接收參考時鐘310。在一個實施例中，復用器318選擇哪一個源提供參考時鐘310。參考時鐘310可以是例如用於使多個晶片之間數據的發送同步的源同步時鐘。在一個實施例中，參考時鐘310是差分信號。在一備選實施例中，參考時鐘310是單端信號。"差分信號"表示通過一對傳輸線路發送信息，而"單端信號"表示通過單傳輸線路發送信息。在一實施例中，通過接收時鐘樹314(例如經由緩衝器328)將參考時鐘310分發到接收器304。在一實施例中，在系統啟動期間配置晶片300。例如，可通過關聯計算機系統的基本1/0系統(BIOS)來配置晶片300。在這樣一種實施例中，BIOS可在系統啟動期間讀取配置位332，以^^確定晶片300是主晶片還是輔助晶片。然後，BIOS可提供配置信息334來配置晶片300。配置信息334例如可用於選擇開關元件(例如復用器318)的輸入，和/或啟用/禁用接收器322和發射器324。在一備選實施例中，關於晶片300是主晶片還是輔助晶片的判定可動態(例如以自適應方式)進行。在一實施例中，邊帶I/0接口330提供配置晶片300的接口。邊帶I/0接口330例如可以是晶片300的附屬接口。在一備選實施例中，不同的接口可用來配置晶片300。例如，在一個備選實施例中，傳統接口(例如接收埠302和/或發送埠306)可用於在初始化周期中配置晶片300。在另一備選實施例中，晶片300可使用自適應配置方案來判定它是主晶片還是輔助晶片。自適應配置方案可包括使用可置為高或低電平的單獨引腳來指明晶片300是主晶片還是輔助晶片。圖4是圖解說明根據本發明的一實施例實現的雙向時鐘埠的所選方面的電路圖。引腳402提供雙向時鐘埠400與例如差分時鐘信道之間的電連接。在一備選實施例(例如單端實施例)中，雙向時鐘埠400可以僅包括一個引腳402。在一個實施例中，端接電阻器404連結到引腳402。在一實施例中，雙向時鐘埠400可配置成發送或者接收參考時鐘408。在配置為發射器時，電流才莫式驅動器406吸收來自引腳402的電流。或者，如果雙向時鐘埠400配置為^~收器，則它4吏用例如接收器410來接收參考時鐘408。在一實施例中，通過禁用(或者相反地啟用)電流驅動器406和/或接收器410來完成雙向時鐘埠400的配置。例如，在所示實施例中，禁用輸入412可用來禁用/啟用電流驅動器406，由此將埠400配置成發送或者接收參考時鐘408。圖5是圖解說明根據本發明的一個實施例、使用雙向參考時鐘的計時體系結構的方法的所選方面的流程圖。系統(例如圖2所示的存儲系統200)可包括各具有雙向時鐘埠的兩個或兩個以上晶片。在一實施例中，各雙向時鐘埠可配置成發送或者接收時鐘。參照過程框502,兩個或兩個以上雙向時鐘埠配置成分發時鐘。例如，(主晶片上的)一個雙向時鐘埠配置成發送時鐘，而(輔助晶片上的)另一個雙向時鐘埠配置成接收時鐘。在一個實施例，在系統啟動時配置主晶片和輔助晶片。在一備選實施例中，配置可與不同的事件相關聯。在504，在主晶片上接收時鐘。在一個實施例中，所接收的時鐘是由例如存儲控制器提供的參考時鐘。在這樣一種實施例中，主晶片可以是主DRAM。參照過程框506,使用雙向時鐘埠將時鐘從主晶片發送到輔助晶片。在一實施例中，雙向時鐘埠靜態配置成發送時鐘。術語"靜態配置"表示根據配置策略來保持埠的配置。例如，雙向時鐘埠可響應事件(例如系統啟動)而配置，並保持到再次發生該事件(或者發生另一個事件)為止。或者，雙向時鐘埠可對於固定時間長度保持其配置。在一實施例，主晶片和輔助晶片基本上相同。術語"基本上相同"表示(至少基本上部分)執行相同功能的晶片。基本上相同的晶片的實例包括存儲設備，例如動態隨機存取存儲設備(DRAM)。基本上相同的晶片的其它實例包括實現連網、如令牌環等的晶片。在一些實施例，主晶片和/或輔助晶片能夠提供轉發功能。在這類實施例中，主晶片和/或輔助晶片可在第一埠上接收數據，並在第二埠的發射器上轉發那個數據(的至少一部分)。參照過程框508,輔助晶片在雙向時鐘埠上"t妄收時鐘。在一實施例中，輔助晶片上的雙向時鐘埠可靜態配置成發送或者接收時鐘。在一個實施例，在系統啟動時配置主晶片和輔助晶片。在一實施例中，輔助晶片使用時鐘來驅動一個或多個發射器。在這樣一種實施例中，將所接收的時鐘提供給輔助晶片的一個或多個發射器。參照過程框510,使用至少部分通過從主晶片所接收的時鐘來計時的發射器將數據從輔助晶片發送到另一個晶片(例如主晶片)。圖6A和圖6B是分別圖解說明計算系統600和700的所選方面的框圖。計算系統600包括與互連620耦合的處理器610。在一些實施例中，術語"處理器"和"中央處理器(CPU)"可交換:使用。在一個實施例中，處理器610是可向IntelCorporation(加利福尼亞的聖克拉拉)購買的XEON⑧處理器系列的處理器。在一備選實施例中，可釆用其它處理器。在又一個備選實施例中，處理器610可包括多個處理器核心。在一個實施例中，晶片630是晶片組的組件。互連620可以是點對點互連，或者可連接到(例如晶片組的)兩個或兩個以上晶片。晶片630包括可與主系統存儲器(如圖1所示)耦合的存儲控制器640。在一備選實施例中，存儲控制器640可與處理器610位於同一個晶片上，如圖6B所示。存儲系統642包括存儲設備(例如DRAM)644。各存儲設備644包括雙向時鐘埠。在一實施例中，雙向時鐘埠部分地提供比傳統系統中更短的時鐘通路。在一個實施例中，更短的時鐘通路減'J、存儲設備之間的鏈路上的抖動。輸入/輸出(1/0)控制器650控制處理器610與一個或多個I/O接口(例如有線和無線網絡接口)和/或I/O設備之間的數據流。例如，在所示實施例中，I/O控制器650控制處理器610與無線發射器和接收器660之間的數據流。在一備選實施例中，存儲控制器640和I/O控制器650可集成到單個控制器中。本發明的實施例的元件也可作為用於存儲機器可執行指令的機器可讀介質來提供。機器可讀介質可包括但不限於閃速存儲器、光碟、光碟只讀存儲器(CD-ROM)、數字多功能/視頻光碟(DVD)ROM、隨機存取存儲器(RAM)、可擦除可編程只讀存儲器(EPROM)、電可擦除可編程只讀存儲器(EEPROM)、磁或光卡、傳播介質或者適合於存儲電子指令的其它類型的機器可讀介質。例如，本發明的實施例可作為電腦程式下載，所述電腦程式可通過包含在載波或其它傳播介質中的數據信號經由通信鏈路(例如數據機或網絡連接)來從遠程計算機(例如伺服器)傳送到請求計算機(例如客戶機)。應當理解，本說明中提到"一個實施例"或"一實施例"表示結合該實施例描述的具體特徵、結構或特性包含在本發明的至少一個實施例中。因此要強調並且應當理解，在本iJt明書的各個部分兩次或兩次以上提到"一實施例"或"一個實施例"或者"一備選實施例"不一定都表示同一個實施例。此外，具體特徵、結構或特性可適當地結合在本發明的一個或多個實施例中。類似地，應當理解，在本發明的實施例的以上描述中，為了簡化本公開以幫助理解各個創造性方面的一個或多個，各種特徵有時集中在單個實施例、附圖或者其描述中。但是，公開的方法不應解釋為反映了所要求的主題要求多於各權利要求中明確陳述的特徵這樣的傾向。而是，如以下權利要求所反映的那樣，發明的方面在於少於以上公開的單個實施例的全部特徵。因此，詳細描述之後的權利要求在此明確結合到本詳細描述中。權利要求1.一種晶片，包括雙向時鐘埠，所述雙向時鐘埠能夠被靜態配置成接收或者發送時鐘，其中，所述時鐘將由兩個或兩個以上基本上相同的晶片使用。2.如權利要求l所述的晶片，還包括^接收數據的第一埠；以及第二埠，其中，所述晶片通過所述第二埠上的發射器來轉發該晶片在所述第一埠上接收的所述數據的至少一部分。3.如權利要求2所述的晶片，還包括為配置信息提供接口的輸入/輸出(I/0)埠。4.如權利要求3所述的晶片，其中，所述I/O埠包括邊帶I/O埠。5.如權利要求3所述的晶片，還包括與所述I/O埠耦合的開關元件，所述開關元件至少部分響應所述配置信息而選擇發送時鐘樹的時鐘。6.如權利要求4所述的晶片，其中，所迷雙向時鐘埠還包括有選擇地禁用所述雙向時鐘埠上的發射器的配置輸入。7.如權利要求l所述的晶片，還包括具有發射器的第三埠，其中，所述發射器至少部分由所述時鐘來計時。8.如權利要求1所述的晶片，還包括存儲器陣列。9.如權利要求1所述的晶片，其中，所述雙向時鐘埠是差分雙向時鐘埠。10.如權利要求1所述的晶片，其中，所述兩個或兩個以上基本上相同的晶片包括兩個或兩個以上存儲設備。11.如權利要求IO所述的晶片，其中，所述兩個或兩個以上存儲設備包括兩個或兩個以上動態隨機存取存儲器(DRAM)設備。12.如權利要求l所述的晶片，其中，所述時鐘是參考時鐘。13.如權利要求12所述的晶片，其中，所述參考時鐘是源同步時鐘。14.如權利要求l所述的晶片，其中，所述晶片包括存儲設備。15.—種系統，包括包括雙向時鐘埠的第一存儲設備，其中，所述雙向時鐘埠能夠被靜態配置成向另一個存儲設備發送參考時鐘；以及與所述第一存儲設備耦合的第二存儲設備，其中，所述第二存儲設備包括第二雙向時鐘埠，其中，所述第二雙向時鐘埠能夠^皮靜態配置成從所述第一存儲設備接收所述參考時鐘。16.如權利要求15所述的系統，其中，所述第一存儲設備還包括接收數據的第一埠；以及第二埠，其中，所述第一存儲設備向所述第二埠上的發射器轉發該第一存儲設備在所述第一埠上接收的所述數據的至少一部分。17.如權利要求16所述的系統，其中，所述第一存儲設備還包括具有發射器的第三埠，其中，所迷發射器至少部分由所述參考時鐘來計時。18.如權利要求15所述的系統，其中，所述第一存儲設備還包括接收配置信息的配置接口。19.如權利要求15所述的系統，其中，所述第一存儲設備和所述第二存儲設備是動態隨機存取存儲器(DRAM)設備。20.如權利要求19所述的系統，還包括存儲沖莫塊，其中，所述第一DRAM和所迷第二DRAM安裝在所述存儲才莫塊上。21.—種方法，包括在主晶片上接收參考時鐘;使用雙向時鐘埠將所述參考時鐘從所迷主晶片發送到輔助晶片，其中，所述雙向時鐘埠^皮靜態配置成發送所述參考時鐘，並且所述主晶片和所述輔助晶片基本上相同。22.如權利要求21所述的方法，還包括在所述輔助晶片的第二雙向時鐘埠上接口所述參考時鐘，其中，所述第二雙向時鐘埠能夠被靜態配置成從所述主晶片接收所述參考時鐘。23.如權利要求22所述的方法，還包括通過所述輔助晶片上的發射器將數據從所述輔助晶片發送到所述主晶片，其中，所述發射器至少部分由所述參考時鐘來計時。24.如權利要求23所述的方法，其中，所述主晶片包括接收數據的第一埠；以及第二埠，其中，所述主晶片向所述第二埠上的發射器轉發該主晶片在所述第一埠上接收的所述數據的至少一部分。25.如權利要求21所述的方法，其中，所述主晶片和所述輔助晶片分別包括主存儲設備和輔助存儲設備。全文摘要本發明的實施例一般涉及使用雙向時鐘的計時體系結構的系統、方法和裝置。在一實施例中，晶片包括能夠被靜態配置成接收或者發送參考時鐘的雙向時鐘埠。在一個實施例中，晶片包括接收數據的第一埠以及第二埠，其中，晶片向第二埠上的發射器轉發該晶片在第一埠上接收的數據的至少一部分。描述了其它實施例並要求其權益。文檔編號G06F1/04GK101292207SQ200680039076公開日2008年10月22日申請日期2006年10月26日優先權日2005年10月26日發明者A·馬丁,D·克斯林,J·薩爾蒙,M·烏爾拉什德,R·莫哈納維盧申請人:英特爾公司