交錯、串行化和去串行化照相機和鍵區數據的方法和電路的製作方法

2023-12-03 03:47:11 1

專利名稱：交錯、串行化和去串行化照相機和鍵區數據的方法和電路的製作方法
技術領域：
本發明涉及鍵區和照相機，更具體地說，涉及一起產生鍵區數據和照相機數據，並共享設備中的電子器件的操作。
背景技術：
在行動電話機或蜂窩電話機中常見鍵區和照相機。一般來說，鍵區和照相機的輸 入/輸出(I/O)操作是通過獨立且唯一的接口發送的。來自鍵區和照相機的數據可並行地 或者串行地發送，但是在現有應用中，來自鍵區和照相機的數據未被多路復用或交錯。在許 多蜂窩電話機中，這些鍵區和照相機I/O信號是通過在翻蓋或滑蓋蜂窩電話機中使用的柔 性鉸鏈電纜發送的，不過是在分開的導線上發送的。蜂窩電話機和其它手持設備中的典型微處理器包括與鍵區之間的橫跨柔性鉸鏈 的並行接口。照相機信號也在其它導線上橫跨鉸鏈。如果鉸鏈中的導線傳送與照相機數據 交錯的鍵區數據，那麼效率會更高。有利的是減少穿過柔性電纜運送的導線或線路的數目，本發明減少了需要橫跨鉸 鏈的線路的數目。

發明內容
本發明提供通過共用導線，交錯比HSYNC時間周期慢的照相機和鍵區或其它串行數據。這裡，術語「照相機」和「鍵區」被定義成包括產生如同這裡所示的串行數據的其它 設備。儘管下面被表述成鍵盤數據，不過實際在上照相機HSYNC時間周期內可傳送任意串 行數據。按照類似的方式，實際上具有HSYNC時間周期，並且在所述HSYNC時間周期內其數 據信號沒有意義的任何數據可以和較慢的串行數據一起使用。即，LCD、視頻等可被多路復 用，在HSYNC期間，可以發送更慢的串行數據。由於在水平同步信號(HSYNC)或垂直同步信 號(VSYNC)期間不傳送照相機數據，因此可以發送鍵區數據。在本實施例中，在HSYNC時段 內發送鍵區數據。由於鍵區數據以「人的」速度操作，並且經常出現照相機HSYNC，因此用戶 不會注意到僅僅在HSYNC期間的鍵區數據的發送。如果當照相機不被使用時，不產生HSYNC，那麼這可被檢測到，通過利用振蕩器產 生時間信號，鍵區數據被串行化和發送。本領域的技術人員應認識到，儘管將參考例證實施例，附圖和使用方法，進行下面 的詳細說明，不過本發明並不局限於這些實施例和使用方法。相反，本發明具有寬廣的範 圍，只由附加的權利要求限定。


下面參考

本發明，其中圖1是圖解說明本發明的一個實施例的示意方框圖；圖2是圖1的主串行化器-從屬去串行化器的示意方框圖3圖解說明在照相機的HSYNC(同步信號)期間傳送鍵區數據的系統波形的跡 線。
具體實施例方式圖1是圖解說明蜂窩電話機中的鍵區矩陣10和照相機12的電子結構的電路方框 圖。鍵區矩陣10被布置成三列四行。四條感測線14和三條掃描線16足以明確確定 哪個按鍵被按下。這些感測線和掃描線與主串行化器18耦接。照相機12經具有像素時鐘PIXCLK 20、選通22、八條並行數據(一個字節)線24、 HSYNC(水平同步)信號26、和VSYNC(垂直同步)信號28的連接21與主串行化器18連接。 利用這些信號的組織/協議為本領域的技術人員已知和了解。主串行化器18模擬或鏡像微處理器40應 向照相機和鍵區提供的接口。按照這種 方式，主串行化器是相對於照相機和鍵區的虛擬微處理器。主串行化器按照和微處理器40 相同的方式從照相機12和鍵區10接收並行數據。該數據被格式化成串行形式，並僅僅借 助時鐘信號CKSO 34(從從屬去串行化器到主串行化器)、時鐘CKS 36(從主串行化器到從 屬去串行化器)和數據線DS 38，通過柔性鉸鏈30被發送給從屬去串行化器32。從屬去串行化器32模擬照相機和鍵區，以致微處理器「認為」它直接與照相機和 鍵區連接。從屬去串行化器是相對於微處理器的虛擬照相機和鍵區。從屬去串行化器32經照相機接口 42和鍵區接口 44與微處理器40連接。照相機 接口連接46鏡像照相機12和主串行化器18之間的照相機連接21。相對於四條感測線和 三條掃描線50的基帶微處理器的鍵區接口鏡像相對於鍵區本身的連接14和16。圖2以方框圖形式圖解說明主串行化器18和從屬去串行化器32內的電子功能。鍵區檢測電路50掃描鍵區10 (圖1)，並通過感測收到的振蕩器52信號，檢測哪個 按鍵被按下。本領域的技術人員已知，可以使用其它技術來檢測某一按鍵何時被按下。作 為示例，控制和數據多路復用器54按時間交錯來自鍵區和照相機的發送/接收信號。注意 在不錯過任何鍵區按壓的同時，滿足針對照相機I/O的時間約束。藉助多路復用器54的分 時傳輸為本領域的技術人員已知。當鍵區10通過控制和數據多路復用器54發送數據時，來自按鍵檢測電路50和振 蕩器52的信號被發送給12比特串行化器56。鍵區數據被串行化，並和時鐘信號CKS 36 一 起通過DS 38發送，時鐘信號CKS 36為從屬去串行化器提供定時(timing)，以便正確地接 收鍵區信號。鍵區數據可被格式化或編碼成可由設計人員確定的二進位、十六進位等。當照相機需要服務時，鎖相環PLL 58向照相機提供像素時鐘PIXCLK 20。數據線 24、HSYNC 26、VSYNC 28和選通22被直接發送給控制器和數據多路復用器54。作為示例， 控制器數據多路復用器藉助12條並行數據線60、選通STRB 62和SERCK (串行時鐘)64與 串行化器56連接。在一個例證操作中，當照相機進行HSYNC或VSYNC (水平或垂直同步)時，照相機 數據無效。在這些時間中，可以在不幹擾鍵區或照相機操作的情況下傳送鍵區數據。作為 示例，本發明使用HSYNC時段來交錯或多路復用鍵區數據和照相機數據。組合的數據被串 行化，並在柔性電纜中通過DS線路和CKS信號一起被發送。
從屬去串行化器32接收多路復用的鍵區和照相機數據，把所述數據去串行化成 並行數據，並利用多路分解器72分離鍵區數據和照相機數據。鍵區數據被重新生成為微處 理器識別的並行形式74。照相機並行數據也被重新生成為圖1中所示的微處理器40識別 的並行形式。在一個實施例中，在DS組中可包括另一條導線，當傳送鍵區或照相機數據時，所 述另一條導線發送信號。本領域的技術人員已知，也可使用其它方法，比如在DS線上傳送 的第一個字節可以總是指示接下來是指定數量的照相機(或鍵區)數據的模式指示符。其 它技術在本領域中也是已知的。圖3圖解說明一組典型的照相機和鍵區波形，所述一組典型的照相機和鍵區波形 舉例說明本發明。沿著頂部的是對於典型的照相機-CMOS或CCD成像器可得到的TIME序 列。每個字節用十六進位格式表示的第一行80的數據信號是來自照相機的例證數據信號。 這些信號的分組81指示HSYNC真、水平同步、時段。在HSYNC 82為低電平的時候，照相機 數據信號由字節F0、F1、F2、F3、F4和F5指示。對照相機來說，這些線路上的數據是沒有意 義的。不過，HSYNC時間在本發明中被用於通過主串行化器/去串行化器，把鍵區數據發送 給微處理器。注意數據Data 84和HSYNC 86晚於在80和82的跡線，時間相偏地(offset in time)出現。該時差舉例說明通過主串行化器電子器件的延時。另外，注意在HSYNC 86 期間，來自照相機的F2和F3數據字節已被表示成項目92的兩字節組00和04替換。下一 行88表示在12比特或十六進位004上的鍵區數據。鍵區只使用1.5位元組，從而使開始的 4比特等於0，以致字節0004被發送給去串行化器。在本實施例中，通過替換HSYNC期間的 照相機數據的F2和F3位元組，發送鍵區數據，不過可以使用HSYNC期間的任意數據字節，只 要它們是一致的。本領域的技術人員已知，在VSYNC期間也可傳送鍵區數據。例證地，在04鍵區數據字節之後的數據字節上，主串行化器中的內部邏輯在優選實施例中，可按照幾種模式來操作該系統。在第一種模式(低速鍵區)下， PLL 58被禁用，當某一按鍵被按下時，按鍵振蕩器52穿過鍵區矩陣，串行線上的電平。鍵區 數據是利用LVCMOS (低電壓CMOS)傳送的。第二種模式(高速照相機/鍵區)啟用PLL 58 (它變成被鎖定)。當HSYNC信號 26為低電平時，鍵區數據被捕捉和傳送。當HYSYNC 26為高電平時，照相機數據被傳送。第三種模式(高速照相機)不傳送任何照相機數據。不過控制器傳送鍵區數據， 鍵區數據多路復用器提供低電平的偽HYSYNC信號。本領域的技術人員已知，就本發明來說，可以使用其它定時安排以及其它多路復 用安排。例如，本公開使用振蕩器來檢測和解碼按鍵按壓，不過可以使用邏輯信號，包括電 壓信號和/或電流信號。另外，可以使用的微處理器很多。另外，可以使用具有專用功能的 極大的矽集成電路，以及單片計算機。本例證例子中公開了 PLL，不過本領域的技術人員已知，可以使用無PLL的操作。例如，可以使用晶體時鐘或等同物(取決於照相機定時要求)，以及其它種類的定時電路。儘管以電子電路的形式表示了實現方式，不過本領域的技術人員明白其它電子電 路可實現相同的功能，採用軟體、固件和/或硬體及其組合的系統可被用於實現等同的功 能。
權利要求
一種交錯高速數據和低速數據的系統，所述系統包括接收並行的高速數據的第一接口；接收並行的低速數據的第二接口；按時序交錯所述並行的高速數據和低速數據的多路復用器；和從所述多路復用器接收交錯時序的並行數據，並以串行數據方式輸出交錯時序的並行數據的串行化器。
2.按照權利要求1所述的系統，其中所述高速數據定義第一時段，在所述第一時段內， 所述高速數據是沒有意義的，其中所述多路復用器在所述第一時段內接收所述低速數據。
3.按照權利要求2所述的系統，其中所述第一時段包含水平同步時段HSYNC。
4.按照權利要求1所述的系統，還包括與所述串行化器耦接的電纜，其中所述電纜傳送串行化數據和時鐘； 與所述電纜耦接，並被布置成接收所述串行化數據和時鐘，並輸出組合的並行數據的 去串行化器；接收所述組合的並行數據，並把並行的高速數據和低速數據分開的多路分解器； 把並行的高速數據發送給微處理器的高速數據再生電路；和 把並行的低速數據發送給微處理器的低速數據再生電路。
5.按照權利要求4所述的系統，其中所述高速數據再生電路和低速數據再生電路鏡像 生成所述高速數據和低速數據的電路的操作和響應。
6.按照權利要求1所述的系統，其中所述第一接口和第二接口鏡像微處理器的操作和 響應。
7.按照權利要求1所述的系統，還包括和所述串行化數據一起傳送的時鐘，並且該時 鍾能夠被用於加載每個串行數據比特。
8.按照權利要求1所述的系統，其中所述高速數據的來源是照相機，所述低速數據的 來源是鍵區或鍵盤。
9. 一種交錯照相機數據和鍵區數據的方法，所述方法包括下述步驟 接收高速並行數據；接收低速並行數據； 按時序交錯所述高速數據和低速數據； 使交錯時序的並行數據串行化；按串行數據的方式輸出被串行化的交錯時序的並行數據。
10.按照權利要求9所述的方法，其中所述交錯步驟包括把所述低速數據放入所述高 速數據沒有意義的第一時段中的步驟。
11.按照權利要求10所述的方法，其中所述第一時段包含水平同步時段HSYNC。
12.按照權利要求9所述的方法，還包括下述步驟 在電纜上傳送交錯的串行數據和時鐘；接收串行數據和時鐘，並使之去串行化； 從去串行化器輸出並行數據；把來自去串行化器的並行數據分離成並行高速數據和並行低速數據； 把並行高速數據提供給微處理器；把並行低速數據提供給微處理器。
13.按照權利要求12所述的方法，其中把並行高速數據和並行低速數據提供給微處理器的步驟鏡像生成高速數據和低速數據的電路的操作和響應。
14.按照權利要求9所述的方法，其中接收並行高速數據和低速數據的步驟鏡像微處理器的操作和響應。
15.按照權利要求9所述的方法，還包括從照相機獲得高速數據，從鍵盤獲得低速數據。
16.按照權利要求10所述的方法，其中所述第一時段是HSYNC時段。
全文摘要
一種交錯高速數據和低速數據的系統，所述高速數據和低速數據被串行化，並被傳送給微處理器。高速數據的典型來源是照相機，低速數據的來源是鍵盤。高速數據和低速數據並行地與微處理器連接。本發明鏡像相對於微處理器的並行接口，並鏡像相對於高速數據的來源(照相機)和低速數據的來源(鍵區)的並行接口。所述系統格式化來自所述來源的並行數據，並在連接許多蜂窩電話機或其它手持設備的兩個部件的柔性電纜上通常與時鐘一起對數據進行串行傳送。
文檔編號G06F3/14GK101802771SQ200880019684
公開日2010年8月11日 申請日期2008年4月30日 優先權日2007年5月3日
發明者奧斯卡·弗雷塔斯, 詹姆斯·布默 申請人:快捷半導體有限公司