形成高介電常數薄膜的方法以及形成半導體器件的方法

2024-01-24 02:02:15 2

專利名稱：形成高介電常數薄膜的方法以及形成半導體器件的方法
技術領域：
本發明涉及一種通過原子層沉積形成高介電常數薄膜的方法以及形成 半導體器件的方法。
背景技術：
隨著大規模集成電路的尺寸小型化，需要日益增加的薄的柵極介電薄 膜。由於漏電流的增加，迄今為止使用的氧化矽薄膜和氮化矽薄膜受到它
們的厚度可被降低的程度的限制，且對Si02等效薄膜厚度《1.5 nm產生亞 -0.1 pm CMOS的要求已是極大挑戰。因而，已經提出通過使用比氧化矽 薄膜或氮化矽薄膜具有更高的相對介電常數的金屬氧化物薄膜、金屬矽酸 鹽薄膜或金屬鋁酸鹽薄膜形式的高介電常數薄膜(高-k薄膜)，並通過利用 物理厚的薄膜來抑制漏電流。
近來已經出現大量對於嘗試使用具有優異的電性能的金屬矽酸鹽薄膜 作為這些高介電常數薄膜的報導。化學氣相澱積和濺射法通常用於形成金 屬矽酸鹽薄膜。
然而在化學氣相澱積的情況下，金屬矽酸鹽薄膜的形成在大約300oC 下通過低溫薄膜製備程序進行，結果大量的雜質(>1021 cm,如碳和氫殘留 在薄膜中，產生不能接受的薄膜質量問題。而且，由於薄膜組成由所用的 起始材料確定，因此產生在不改變所用的起始材料的情況下薄膜組成不能 改變的問題。
另一方面，在濺射法的情況下，在形成金屬矽酸鹽薄膜的初始階段過 程中，通過來自例如氬氣的自由基類在矽基材中產生破壞。這導致在金屬 珪酸鹽薄膜/矽基材界面處形成厚的界面層(>大約1 nm)，其使得難以降低 薄膜厚度。
近來已經描述了能夠在原子層基礎上形成柵極介電薄膜的原子層沉積
(下文縮寫為ALD)。使用ALD形成柵極介電薄膜使得可以無須改變所用 的起始材料而改變薄膜組成。金屬鋁酸鹽薄膜已經被廣泛用於ALD-製造 的柵極介電薄膜。例如專利文獻1描述了通過如下製備方法形成例如 厶1203的高介電常數薄膜，該製備方法包括
第一步，其中通過含臭氧的氧化氣體將矽基材進行氧化；
第二步，其中將矽基材的已氧化表面羥基化，接著是第一反應物如三 甲基鋁(TMA)在其上的吸附；和
第三步，其中將第二反應物如1120引入並使其與氧化的表面上殘餘的 第一反應物反應。
專利文獻2描述了形成具有組成complex formula see original document page 6的無定形 金屬鋁酸鹽薄膜，其包含無定形氧化鋁材料和金屬氧化物，例如鋯，其是 結晶電介質。
金屬鋁酸鹽薄膜如這些已經廣泛用作ALD-製造的柵極介電薄膜。這 是由於久為人知的如下事實通過ALD使用TMA(鋁源)作為源材料形成 薄膜相對容易。
已經嘗試通過ALD製造具有優異的電性能的金屬矽酸鹽薄膜。如果 ALD製造的金屬矽酸鹽薄膜可用於半導體器件，這將能夠比使用金屬鋁酸 鹽薄膜更大地抑制漏電流的產生，由此提高元件的可靠性。此外，由於在 金屬矽酸鹽薄膜/珪基材界面處還沒有形成厚的界面層，因此降低金屬矽酸 鹽薄膜的厚度將是一件容易的事情。
在此方面，專利文獻3描述了一種通過原子層沉積形成金屬矽酸鹽薄 膜的方法。該方法使用Hf((C2Hs)(CH3)N)4形式的含金屬化合物和 O (Si(CH3)2H)2或((CH3)3Si)2形式的含矽化合物。
專利文獻1
日本未審公開(未審或公開或A)專利申請號2003-18817專利文獻2
日本未審公開(未審或公開或A)專利申請號2004-21430專利文獻3
日本未審公開(未審或公開或A)專利申請號2004-165668

發明內容
本發明要解決的問題
關於通過如上所述的現有技術方法形成的金屬矽酸鹽薄膜，薄膜在基 質上形成還不充分且薄膜的形成性需要改進。另外，當這些薄膜已經用於 半導體器件時，元件可靠性，例如漏電流產生，還沒有必然令人滿意。
解決問題的手段
根據本發明用於形成高介電常數薄膜的方法使用含金屬化合物的氣體和由下面通式表示的含矽化合物的氣體通過原子層沉積在基材上形成包含金屬矽酸鹽的高介電常數薄膜complex formula see original document page 7其中
在前述通式中的R1、r2和R3各自獨立地選自氫原子、C1-3烷基和 N(R6)2、(其中多個r6基團中的每一個獨立選自氫原子、Cw烷基和Si(R7)3 (其中多個R7基團中的每一個獨立選自氫原子和C1-3烷基))；
R4和R5各自獨立地選自氫原子、C1-3烷基和Si(R8)3(其中多個R8基團 中的每一個獨立選自氫原子、C1-3烷基和NHSi(R9)3 (其中多個r9基團中的 每一個獨立選自氫原子和C1-3烷基))；和
(前述通式中的碳原子數)/(前述通式中的矽原子數)的值不大於7。
在該薄膜形成方法中使用前述通式表示的含有Si-N鍵的含矽化合物 形成高介電常數薄膜。這產生改進的在基質上的薄膜形成性和改進的元件可靠性。
本發明用於製造半導體器件的方法包括如下步驟 在矽基材上形成包含金屬矽酸鹽的高介電常數薄膜； 在前述高介電常數薄膜上形成多晶矽薄膜；和 通過選擇性除去高介電常數薄膜和多晶矽薄膜形成柵極電極， 其中前述形成高介電常數薄膜的步驟通過上述薄膜-形成方法進行。
由於使用具有上述給出的通式的含矽化合物以形成高介電常數薄膜, 因此該用於製造半導體器件的方法在高介電常數薄膜中提供了降低的雜質 如碳的濃度。這本身又可提供具有更低漏電流的半導體器件。另外，通過 使用含有Si-N鍵的含矽化合物形成高介電常數薄膜改進了薄膜形成性。這 些特徵佳:得可以提供具有改進的可靠性的半導體器件。
發明效果
本發明提供一種用於形成顯示改進的薄膜形成性和改進的元件可靠性 的高介電常數薄膜的方法。本發明還提供一種用於製造具有提供了降低的 漏電流和改進的薄膜形成性的高介電常數薄膜的半導體器件的方法。
實施本發明的最佳方式
下面參考附圖對本發明的實施方案進行描述。在所有附圖中相同的結 構元素在所有附圖中已賦予了相同的參考符號，其描述已經適當地省略。


圖1是截面圖，其示出了作為在本實施方案中考慮的半導體器件的 MOS電晶體結構實例。圖2-4是截面工藝圖，其示出了製造該半導體器 件的方法。隨後的描述釆取p-溝道MOS電晶體實例。
如圖l所示的半導體器件中，n-井區域2在p-型矽基材l上形成，且 將p-溝道MOS電晶體-形成區域通過稱作淺溝槽隔離或STI的元素隔離溝 槽結構4進行分配。STI4是其中氧化矽薄膜6包埋在珪基材1的表面上形 成的溝槽中的結構體。通過在p-溝道MOS電晶體形成區域中的矽基材1 的表面上以給定的順序堆疊氧化物薄膜16、高介電常數薄膜17和多晶矽
薄膜22以構造柵極電極。該高介電常數薄膜17通過以給定的順序堆疊第 一高介電常數薄膜18和第二高介電常數薄膜20形成。具有接近扇形截面 的側壁26在柵極電極兩側形成。此外，延伸區域24(其中已經以低濃度引 入p-型雜質的區域)和源極.漏極區28(其中已經以高濃度引入p-型雜質的區 域)在p-溝道MOS電晶體-形成區域中的矽基材1中形成，由此形成p-溝 道MOS電晶體。層間介電薄膜30在p-溝道MOS電晶體-形成區域上作 為塗層形成，接觸層32在層間介電薄膜30中形成的接觸孔中形成。接觸 層32與源極-漏極區28電連接。
下述用於形成高介電常數薄膜的方法在用於製造半導體器件的本實施 方案的方法中使用。
用於形成本實施方案中高介電常數薄膜的方法使用含金屬化合物的氣
金屬矽酸鹽的高介電常數薄膜，
complex formula see original document page 9其中
在前述通式中的R1、R2和R3各自獨立地選自氫原子、C1-3烷基和 N(R、6)2(其中多個R6基團中的每一個獨立選自氫原子、C1-3烷基和Si(R7)3 (其中多個R7基團中的每一個獨立選自氫原子和C1-3烷基))；
R4和R5各自獨立地選自氫原子、烷基和Si(R (其中多個R8基團 中的每一個獨立選自氫原子、C1-3烷基和NHSi(R9)3 (其中多個R9基團中的 每一個獨立選自氫原子和C1-3烷基))；和
(
前述通式中的碳原子數)/(前述通式中的矽原子數)的值不大於7。
由於使用具有上迷通式的含Si-N鍵的矽化合物形成高介電常數薄 膜，該薄膜-形成方法提供了改進的薄膜形成性和改進的元件可靠性。
本實施方案使用此製備高介電常數薄膜的方法用於製造半導體器件的 方法下面參考圖2至4進行描述。
本實施方案用於製造半導體器件的方法可通過下述步驟進^f亍
(1) 其中使用前述成膜方法在矽基材1上形成包含金屬矽酸鹽的高介 電常數薄膜17的步驟(圖2(b)-3(c));
(2) 其中在高介電常數薄膜17上形成多晶矽薄膜14的步驟(圖3(d));
和
(3) 其中通過選擇性除去高介電常數薄膜17和多晶矽薄膜14形成柵 極電極的步驟(圖4(e)-(h))。
其中在矽基材表面上形成氧化矽薄膜的步驟(圖2(a)-(b))也可在其中形 成高介電常數薄膜17的步驟之前進行。
首先，如圖2(a)所示，n-井區域2在p-型矽基材l中形成，且淺溝槽 也在p-型矽基材1的元素隔離區中形成。然後將氧化珪薄膜6包埋到溝槽 內以形成STI4。該氧化矽薄膜6可以例如通過下述程序包埋氧化矽薄膜 6以填充到溝槽中的方式在矽基材1的表面上形成，然後例如通過化學機 械拋光(CMP)回蝕氧化矽薄膜6以暴露矽基材1的表面同時讓氧化珪薄膜 6留在溝槽內。
然後清潔矽基材l的表面並用稀的氫氟酸處理(DHF)，之後將大約0.5 nm-厚的氧化矽薄膜8在矽基材1的表面上形成。然後在氧化矽薄膜8的 表面上形成第一高介電常數薄膜10 (圖2(b))。氧化矽薄膜8的形成使得可 以防止在第一高介電常數薄膜10中的金屬元素擴散到矽基材1中。
通過在矽基材1上通過原子層沉積形成包含金屬矽酸鹽的高介電常數 薄膜提供了第一高介電常數薄膜IO。更具體地，在ALD器件內操作，通 過將含金屬化合物的氣體供應到矽基材1上且其後將氧化氣體供應到矽基 材1上而將金屬氧化物沉積在矽基材1上(第一步)。然後通過將含矽化合積到矽基材;上(第A二步)。重Z第二步和第二、-使得i矽基材1的表面上 形成包含由金屬、氧和矽組成的金屬矽酸鹽的第一高介電常數薄膜IO。也 就是說，第一高介電常數薄膜10通過金屬氧化物和氧化矽的順序沉積形 成。第一高介電常數薄膜10的厚度可以為0.5nm-3nm。氧化氣體可以例
如是臭氧或含氧氣體。
在用於形成第一高介電常數薄膜10的含金屬化合物中的金屬元素可 以是例舉的是鉿(Hf)、鋯(Zr)、鉭(Ta)、鈧(Sc)、釔(Y)、鑭系(La)，鈰(Ce)、 鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)，鏑(Dy)、鈥(Ho)、鉺 (Er)、鐿(Yb)和鑥(Lu)，並且可使用選自上述的一種或多種。在本實施方 案中優選使用鉿(Hf)或鋯(Zr)作為含金屬化合物中的金屬元素。含金屬化合 物自身可以具體例舉的是四曱基乙基氨基鉿(Hf(N(CH3)(C2Hs))4)、四二甲 基M鉿(Hf(N(CH3)2)4)和四二乙基絲鉿(Hf(N(C2Hs)2)4)。
含矽化合物由如下通式表示complex formula see original document page 11
其中
在前述通式中的R1、 R2和R3各自獨立地選自氫原子、C1-3烷基和 N(R、(其中多個R6基團中的每一個獨立選自氫原子、C1-3烷基和Si(R7)3 (其中多個R7基團中的每一個獨立選自氫原子和C1-3烷基))；
R4和R5各自獨立地選自氫原子、C1-3烷基和Si(R、(其中多個R8基團 中的每一個獨立選自氫原子、C1-3烷基和NHSi(R、(其中多個R9基團中的 每一個獨立選自氫原子和C1-3烷基))；和
(前述通式中的碳原子數)/(前述通式中的矽原子數)的值不大於7。
在前述通式所定義的含矽化合物中，其中R1、 R2和R3各自獨立地選 自氫原子、甲基、N(CH3)2和NHSi(CH3)3，且R4和R5各自獨立地選自氫 原子、甲基、SiH3、 Si(CH3)3和NHSi(CH3)3的含矽化合物是優選使用的。
由於對於具有前述通式的含矽化合物來說(碳原子數)/(矽原子數)的值 設定為不大於7，因此可以降低在高介電常數薄膜17中雜質，如碳的濃度。 此外，由於含矽化合物具有Si-N鍵的結構，因此改進了高介電常數薄17 的薄膜形成性。結果，漏電流的產生在具有高介電常數薄膜17的半導體器 件中得以抑制且器件可靠性得以提高。
該含珪化合物可以具體例舉的是(SiH3)3N(三甲矽烷基胺或TSA，熔點 =-106°C，沸點-52。C)、 SiH2(N(CH3)2)2(雙二甲基^J^烷或BDMAS， 熔點=-104。C,沸點-93。C)、 SiH(N(CH3)2)3(三二甲基氨基矽烷或 TDMAS，熔點=—90°C，沸點-145。C)和S沮2(NHSi(CH3)3)2(雙(三甲基甲 矽烷基)"tJ^珪烷或BITS,熔點-28。C,沸點-40。C),且可使用選自前述 一種或多種選擇。這些含矽化合物的使用提供了甚至更好的結果，並可有 效抑制漏電流的產生，且可產生額外的可靠性的提高。更優選(SiH3)3N、 SiH2(N(CH3)2)2和SiH(N(CH3)2)3作為含珪化合物，且特別優選(SiBb)3N用 於含矽化合物。由於(S沮3)3N不含碳，因此它提供了特別良好的高介電常 數薄膜中雜質，如碳的濃度的降低，導致特別強的漏電流發生抑制。另夕卜， 因為它具有包括Si-N鍵的結構，它也提供了對於基材的優異的薄膜形成 性。因而(SiH3)3N(三甲矽烷基胺或TSA)提供了在漏電流抑制和更好的薄 膜形成性之間的優異的平衡。
如上所述的第一高介電常數薄膜10形成後可接著進行該第一高介電 常數薄膜10的緻密化處理。該緻密化處理程序可使用例如氮氣或通過將非 常少量的氧氣加入到氮氣中提供的氣體，並可以在熱處理時間為1-60秒且 在700。C-1050。C的熱處理溫度下通過斜變退火進行快速熱處理。該緻密化 處理程序也可以通過在熱處理時間為0.3亳秒-100亳秒的急驟斜變退火進 行快速熱處理。
然後在第一高介電常數薄膜10表面上形成第二高介電常數薄膜12(圖 3(c))。更具體地，通過原子層沉積形成包含由金屬、氧氣和矽組成的金屬 矽酸鹽的第二高介電常數薄膜12。第二高介電常數薄膜12中的金屬元素 與構成第一高介電常數薄膜10的相同，特別優選使用鉿(Hf)或鋯(Zr)。第 二高介電常數薄膜12以(金屬元素)/(金屬元素+Si)比率不大於0.6的方式形 成。據信在第二高介電常數薄膜12和多晶矽薄膜14之間的反應(見下頁) 可通過該措施得到抑制，且漏電流的發生由此可得到抑制。第二高介電常 數薄膜12可形成大約0.5 nm的厚度。
該第二高介電常數薄膜12也可以是由金屬、氧、矽和氮組成的金屬矽酸鹽。在此情況下，第二高介電常數薄膜12中氮的峰值濃度可以為10-30 原子％。當氮的峰值小於該值時，第二高介電常數薄膜12的緻密性將不 足，且在活化熱處理過程中不能充分地防止在柵極電極形成過程中已被引 入到多晶矽中的雜質，如磷或硼擴散至第一高介電常數薄膜10中。在第二 高介電常數薄膜12已經形成後，將其與第一高介電常數薄膜10—樣進行緻密化處理。
第二高介電常數薄膜12形成後接著在第二高介電常數薄膜12表面上 形成多晶矽薄膜14和離子注入到多晶矽薄膜14中(圖3(d))。由於形成n-井區域2，在所考慮的實施例中將硼(B)離子注入。當形成p-井區域時，離 子注入砩(P)。
然後通過在多晶矽薄膜14表面上形成光刻膠薄膜(未示出)，膝光柵極 電極圖案並顯影而形成光刻膠掩膜。使用光刻膠掩膜作為掩膜進行蝕刻得 到其中氧化矽薄膜16、第一高介電常數薄膜18、第二高介電常數薄膜20 和多晶矽薄膜22以給定順序堆疊的柵極電極(圖4(e))。該蝕刻後接著除去 光刻膠掩膜。然後，使用柵極電極作為掩膜，在矽基材l的表面上進行低 濃度的離子注入以形成自動排列的延伸區域24。在所考慮的實施方案中在 n-井區域2中離子注入硼(B)。在p-井區域的情況下離子注入砷(As)。
然後將氮化矽薄膜形成希望的厚度以覆蓋矽基材1的表面，並且通過 各向異性蝕刻回蝕該氮化矽薄膜。結果該氮化矽薄膜僅保留在柵極電極的 側面，形成側壁26(圖4(f))。
然後使用柵極電極和側壁26作為掩膜進行離子注入，由此在珪基材1 表面形成的自動排列的源極*漏極區28。在所考慮的實施方案中，在n-井 區域2中離子注入硼(B)。在p-井區域的情況下離子注入砷(As)(圖4(g))。
在源極*漏極區28形成後，將矽基材1使用斜變退火送到快速熱處理。 該斜變退火使多晶矽薄膜22、延伸區域24和源極.漏極28活化。該活化熱 處理中的溫度至少比形成第一高介電常數薄膜10和第二高介電常數薄膜 12後的緻密化處理的溫度低10°C。 p-溝道MOS電晶體通過前述步驟形 成。然後形成層間介電薄膜30覆蓋矽基材1並將導電材料埋在層間介電薄膜30中所開的接觸孔中以形成用於電連接源極區和漏極區的接觸層32, 由此製造具有如圖1所示的MOS電晶體結構的半導體器件。
該實施方案的有利效果如下所述。
通過現有技術ALD提供的金屬矽酸鹽薄膜，例如通過專利文獻3描 述的含矽化合物形成的金屬矽酸鹽薄膜在基質上的薄膜形成性的改進是所 希望的。基質表面上的薄膜形成性問題甚至在SiH4(單矽烷)中也存在。
鑑於這些情況，本發明人進行了集中研究以改ii^質表面上的金屬矽 酸鹽薄膜的薄膜形成性，結果發現基質表面上的薄膜形成性可通過使用具 有特定結構的舍珪化合物(矽源)有效地改進。更具體地，本發明人發現使 用含Si-N鍵的舍矽化合物可提供顯示優異的在基質上的薄膜形成性和改 進的可靠性的半導體器件。基質上的薄膜形成性的改進和此外上述漏電流 產生的抑制通過使用(SiH3)3N、 SiH2(N(CH3)2)2或SiH(N(CH3)2)3得到證實， 而特別通過使用(SiH3)3N證明具有良好的平衡。
在本實施方案中通過使用就具有上述通式的含矽化合物在矽基材上形 成高介電常數薄膜製造半導體器件。因此半導體器件在高介電常數薄膜中 具有降低的雜質(如碳)水平，以及從而降低的漏電流和改進的可靠性。
至今常用作含珪化合物的Si(OC2Hs)4(四乙氧基矽烷或TEOS)具有的 (碳原子數)/(矽原子數)的值為8。這導致高介電常數薄膜中高濃度的雜質(碳) 並因此產生漏電流。
與此相反，在本實施方案中使用的含矽化合物具有的(碳原子數)/(矽原 子數)的值不大於7。這可有效地降低高介電常數薄膜中的雜質(碳)濃度並 從而可抑制漏電流產生。在上述含矽化合物中，這些效果特別通過使用無 碳的(S沮3)3N(三甲矽烷基胺(TSA))得以證明。
儘管本發明的前述實施方案已經參考附圖進行了描述，但這是本發明 的實例，也可使用除此結構之外的各種結構。
例如，在本實施方案中高介電常數薄膜17根據兩層結構進行描述，但 它也可僅需形成一層或多層並因而可是三層或多層的堆疊結構。
此外，高介電常數薄膜17可形成一層，只要高介電常數薄膜的(金屬元素)/(金屬元素+Si)比率不大於0.6即可。
另夕卜，前述實例涉及高介電常數薄膜17在矽基材1表面上的形成，其 間具有氧化矽薄膜16，但高介電常數薄膜17也可直接在矽基材1的表面 上形成。
實施例
下述含矽化合物用於下面提供的實施例。
含矽化合物
(SiH3)3N(三甲矽烷基胺或TSA，熔點--106。C,沸點-52℃)
SiH2(N(CH3)2)2(雙二甲基氨基矽烷或BDMAS，熔點=-104。C,沸點 =93℃)
SiH(N(CH3)2)3(三二甲基絲矽烷或TDMAS,熔點--90。C，沸點= 145℃)
這些含矽化合物的蒸氣壓曲線在圖5中報導。廣泛用作含矽化合物的 Si(OC2Hs)4(四乙氧基矽烷或TEOS)也作為參考報導。圖5表明TSA、 BDMAS和TDMAS具有比TEOS更高的蒸氣壓因而容易處理。TSA尤其 提供很多優點，即，它具有高的蒸氣壓，可以由常規鋼瓶氣體進料，且它 也不含碳。
測試實施例1
Si02薄膜厚度和循環數之間的關係使用TDMAS、 BDMAS和TSA作 為含矽化合物進行核實。該結果在圖6中報導。具體地說，通過允許含矽 化合物進入室中並將其供應到矽基材1上，之後將臭氧氣體引進該室中， 將SK)2沉積在矽基材1的表面上形成氧化矽薄膜。這在275。C的基材溫度 下進行。形成具有厚度為大約0.08mn的氧化矽薄膜的過程設定為一個循 環。
當TDMAS用作矽源時，為了保證大約0.08 nm/循環的薄膜形成速率，將內部室壓力保持在5.0託。據認為這是由於與其它矽源相比由於具有更 低的蒸氣壓，所以吸附到矽基材上具有更大的難度。另一方面，當BDMAS 用作矽源時，內部室壓力保持在2.0託以獲得大約與TDMAS相同的薄膜 形成速率。用TSA的內部室壓力保持在0.5託以獲得大約相同的薄膜形成 速率。因而，為了達到0.08 nm/循環的薄膜形成速率，對各個矽源的壓力 控制是必要的。
這些結果證實使用TDMAS、 BDMAS和TSA作為含矽化合物提供了 優異的在矽基材表面上的薄膜形成性。
測試實施例2
根據上述實施方案的方法，使用四甲基乙基氨基鉿(Hf(N(CH3)(C2H5))4) 作為金屬化合物並使用TDMAS、 BDMAS或TSA作為含矽化合物形成高 介電常數薄膜(Hf矽酸鹽薄膜)。圖7報導了,始材料中Hf/(Hf+Si)變化 的、Hf矽酸鹽薄膜中的Hf組成比率(Hf/(Hf+Si))。內部室壓力隨著使用的 起始材料改變，TSA為0.5託，BDMAS為2.0託，TDMAS為5.0託。^f吏 用275°C的基材溫度。
圖7表明Hf矽酸鹽薄膜的組成可以通過起始材料的Hf/(Hf+Si)比率非 常好地進行控制，它也證實了 Hf矽酸鹽薄膜的Hf/(Hf+Si)組成比率可在 0-100%的寬範圍內進行控制。此外，證實了由於已使SK)2薄膜形成速率 對於各個矽源大致相同，因此各個矽源的Hf/(Hf+Si)比率和Hf/(Hf+Si)組 成比率在同樣的水平上進行控制。
實施例1
根據上述實施方案的方法，使用四甲基乙基氨基鉿作為金屬化合物和 TDMAS作為舍矽化合物製造半導體器件。第一高介電常數薄膜10為大 約2 nm厚，第二高介電常數薄膜12為大約0.5 nm厚。高介電常數薄膜(Hf 矽酸鹽薄膜)17中的碳(C)和氫(H)濃度通過二次離子微探針光鐠(SIMS)分 析進行測量。圖8(a)報導了從Hf矽酸鹽薄膜表面進入到矽基材1中的濃度分布。圖8(a)表明對於使用TDMAS作為矽源，Hf珪酸鹽薄膜中的碳濃 度為大約3xl02G cm'3,
實施例2
如實施例1所述製造半導體器件，不同之處在於在該情況下，使用 BDMAS作為含珪化合物。圖8(b)報導了從Hf矽酸鹽薄膜表面進入到矽基 材1中的濃度分布。圖8(b)表明對於使用BDMAS， Hf矽酸鹽薄膜中的 碳濃度為大約lxl02Q cm'3。
實施例3
如實施例1所述製造半導體器件，不同之處在於在該情況下，使用TSA 作為含矽化合物。圖8(c)報導了從Hf矽酸鹽薄膜表面進入到矽基材l中的 濃度分布。圖8(c)表明對於使用TSA, Hf矽酸鹽薄膜中的碳濃度為大約 3xl019cm3 。
這些結果證明使用TDMAS、 BDMAS或TSA作為含矽化合物提供了 比TEOS明顯降低的高介電常數薄膜(Hf矽酸鹽薄膜)中的雜質(如，碳)濃 度。因此使用這些含矽化合物在矽基材上形成高介電常數薄膜能夠降低半 導體器件的漏電流。此外，它還表明高介電常數薄膜中的碳濃度可通過選擇這些含矽化合物進行控制。
附圖簡要說明
圖1是通過本文描述的實施方案的方法製造的半導體器件的示意性 截面圖。
圖2是說明在本文描述的實施方案中製造半導體器件的方法的截面工 藝圖。
圖3是說明在本文描述的實施方案中製造半導體器件的方法的截面工 藝圖。
圖4是說明在本文描述的實施方案中製造半導體器件的方法的截面工藝圖。
圖5是顯示實施例中使用的含矽化合物蒸氣壓曲線的圖。
圖6是顯示在其中將形成大約0.08 nm薄膜厚度的氧化矽薄膜設定為 一個循環的情況下薄膜厚度和循環數之間關係的圖。
圖7是顯示起始材料的Hf/(Hf+Si)比率與Hf矽酸鹽薄膜的Hf/(Hf+Si) 組成比率之間的關係的圖。
圖8是顯示Hf矽酸鹽薄膜中的碳(C)和氫(H)濃度分布的圖。
參考符號
1 ......... 矽基材
2 ......... n-井區域
4 ......... STI
6 ......... 氧化矽薄膜
8 ......... 氧化矽薄膜
10 ......... 第一高介電常數薄膜
12 ......... 第二高介電常數薄膜
14 ......... 多晶矽薄膜
16 ......... 氧化矽薄膜
17 ......... 高介電常數薄膜
18 ......... 第一高介電常數薄膜
20 ......... 第二高介電常數薄膜
22 ......... 多晶矽薄膜
24 ......... 延伸區域
26 ......... 側壁
28 ......... 源極 漏極區
30 ......... 層間介電薄膜
32 ........ 接觸層
權利要求
1、一種形成高介電常數薄膜的方法，其中包含金屬矽酸鹽的高介電常數薄膜使用含金屬化合物的氣體和由下面通式表示的含矽化合物的氣體通過原子層沉積在基質上形成其中在前述通式中的R1、R2和R3各自獨立地選自氫原子、C1-3烷基和N(R6)2(其中多個R6基團中的每一個獨立選自氫原子、C1-3烷基和Si(R7)3(其中多個R7基團中的每一個獨立選自氫原子和C1-3烷基))；R4和R5各自獨立地選自氫原子、C1-3烷基和Si(R8)3(其中多個R8基團中的每一個獨立選自氫原子、C1-3烷基和NHSi(R9)3(其中多個R9基團中的每一個獨立選自氫原子和C1-3烷基))；和(前述通式中的碳原子數)/(前述通式中的矽原子數)的值不大於7。
2、 一種製造半導體器件的方法，包括如下步驟 在矽基材上形成包含金屬矽酸鹽的高介電常數薄膜； 在前述的高介電常數薄膜上形成多晶矽薄膜；和 通過選擇性除去高介電常數薄膜和多晶矽薄膜形成柵極電極，其中前述形成高介電常數薄膜的步驟通過根據權利要求1的薄膜-形成 方法進4亍。
3、 根據權利要求2的製造半導體器件的方法，其中前述通式中的R1、 R2和R3各自獨立地選自氫原子、甲基、N(CH3)2和NHSi(CH3)3 ， R4和 RS各自獨立地選自氫原子、曱基、S沮3、 Si(CH3)3和NHSi(CH3)3。
4、 根據權利要求2或3的製造半導體器件的方法，其中具有前述通式 的化合物是選自由(Sffl3)3N 、 SiH2(N(CH3)2)2 、 SiH(N(CH3)2)3和 SiH2(NHSi(CH3)3)2組成的組中的至少一種。
5、 根據權利要求2或3的製造半導體器件的方法，其中具有前述通式的化合物是(SiH3)3N。
6、 根據權利要求2或3的製造半導體器件的方法，其中具有前述通式的化合物是SiH2(N(CH3)2)2。
7、 根據權利要求2或3的製造半導體器件的方法，其中具有前述通式的化合物是SiH(N(CH3)2)3。
8、 根據權利要求2-7中任一項的製造半導體器件的方法，其中在高介電常數薄膜的至少上部區域中高介電常數薄膜的金屬/(金屬+Si)組成比率 為不大於0.6。
9、 根據權利要求2-8中任一項的製造半導體器件的方法，其中前述形成高介電常數薄膜的步驟包括通過原子層沉積，在前述的矽基材上形成包含金屬矽酸鹽的第一高介電常數薄膜的步驟；和在第一高介電常數薄膜的表面上，成層具有的金屬/(金屬+Si)組成比率不大於0.6的笫二高介電常數薄膜的步驟。
10、 根據權利要求2-9中任一項的製造半導體器件的方法，其中所述金屬包含Hf或Zr。
11、 根據權利要求2-10中任一項的製造半導體器件的方法，其中在矽基材表面上形成氧化矽薄膜的步驟在前述形成高介電常數薄膜的步驟之前進行，和形成高介電常數薄膜的步驟是通過原子層沉積，在前述矽基材表面上的氧化矽薄膜上形成包含金屬矽酸鹽的高介電常數薄膜的步驟。
12、 根據權利要求2-10中任一項的製造半導體器件的方法，其中通過原子層沉積形成高介電常數薄膜的步驟是在矽基材上通過重複進行下述步驟形成包含金屬矽酸鹽的高介電常數薄膜的步驟通過將含金屬化合物的氣體供應到矽基材上然後將氧化氣體供應到矽基材上將金屬氧化物沉積在矽基材上；和通過將含矽化合物的氣體供應到矽基材上然後將氧化氣體供應到矽基 材上將氧化矽沉積在矽基材上。
全文摘要
一種使用含金屬化合物的氣體和由下面通式(I)表示的含矽化合物的氣體通過原子層沉積在基材上形成高介電常數薄膜金屬矽酸鹽的方法，其中在前述通式中的R1、R2和R3各自獨立地選自氫原子、C1-3烷基和N(R6)2(其中多個R6基團中的每一個獨立選自氫原子、C1-3烷基和Si(R7)3(其中多個R7基團中的每一個獨立選自氫原子和C1-3烷基))；R4和R5各自獨立地選自氫原子、C1-3烷基和Si(R8)3(其中多個R8基團中的每一個獨立選自氫原子、C1-3烷基和NHSi(R9)3(其中多個R9基團中的每一個獨立選自氫原子和C1-3烷基))；和(前述通式中的碳原子數)/(前述通式中的矽原子數)的值不大於7。
文檔編號H01L21/02GK101203945SQ200680022580
公開日2008年6月18日 申請日期2006年6月21日 優先權日2005年6月21日
發明者C·迪薩拉, 上山哲, 柳田和孝 申請人:喬治洛德方法研究和開發液化空氣有限公司;Nec電子公司