可切換濾波器和設計結構的製作方法

2024-02-19 13:11:15

專利名稱：可切換濾波器和設計結構的製作方法
技術領域：
本發明涉及半導體結構和製造方法，更具體而言，涉及可切換和/或可調諧的濾波器、製造方法和設計結構。
背景技術：
SAff (表面聲波)濾波器在電信中起重要作用。例如，SAW濾波器在移動和無線應用中被廣泛用作帶通和頻譜整形濾波器。SAW濾波器的其他應用包括廣域網(WAN)、無線區域網(WLAN)通信、無繩電話、尋呼機和衛星通信。SAW濾波器優於常規的LC濾波器，因為他們更小、更便宜且更通用，使得他們成為電信應用的理想選擇。在SAW濾波器中，電信號在由壓電晶體或陶瓷構造的器件中被轉換為機械波。在被其他電極轉換回電信號之前，由於傳播經過該器件，該波被延遲。更具體而言，通過叉指換能器(interdigital transducer, IDT)實現表面波與電信號之間的稱合。IDT的簡單形式包括被交替地連接到相反電極的平行指狀物(finger)，其中信號被施加到所述相反電極。

例如，當AC電壓被施加到輸入換能器時，由於壓電現象，換能器產生壓電基底表面的機械變形。這轉而導致表面聲波在壓電基底的表面上行進，直到到達輸出IDT，在那兒它被轉換回電信號。當該波到達輸出IDT時，電場將引起相鄰電極之間的電勢差，從而輸出IDT將機械振動轉換為輸出電壓。在僅包含被疊置有薄金屬膜輸入和輸出叉指換能器(IDT)的壓電基底的單個封裝中，SAW濾波器可被設計為提供相當複雜的信號處理功能。可以使用半導體微加工(microfabrication)技術來批量生產SAW濾波器,這允許SAW濾波器的再現性。然而，已經發現很難實現對SAW濾波器的編程或調諧。因此，本領域中存在克服上述缺陷和限制的需求。

發明內容
在本發明的第一方面中，一種方法包括形成至少一個壓電濾波器結構，所述至少一個壓電濾波器結構包括在壓電基底上形成的多個電極。該方法還包括在所述壓電基底上形成具有多個指狀物的固定電極。該方法還包括在所述壓電基底之上形成具有多個指狀物的可動電極(movable electrode).該方法還包括形成與所述可動電極的所述多個指狀物中的一個或多個指狀物對準的致動器。在本發明的另一方面中，一種濾波器包括至少一個濾波器，所述至少一個濾波器包括在壓電基底上形成的多個電極。所述多個電極包括可動電極和固定電極，所述可動電極和固定電極二者都具有多個指狀物，所述多個指狀物被定位為在開啟(on)狀態下互相交錯。在本發明的又一方面中，提供了一種用於設計、製造或測試集成電路的在機器可讀存儲介質中有形地體現的設計結構。所述設計結構包括本發明的結構。在另外的實施例中，在機器可讀數據存儲介質上編碼的硬體描述語言(HDL)設計結構包括這樣的要素:當在計算機輔助設計系統中被處理時，所述要素生成可切換濾波器結構的機器可執行表示，該表示包括本發明的結構。在另外的實施例中，提供了計算機輔助設計系統中用於生成可切換濾波器結構的功能設計模型的方法。該方法包括生成可調諧濾波器結構的結構要素的功能表示。更具體而言，在實施例中，提供了一種在計算機輔助設計系統中用於生成可切換濾波器結構的功能設計模型的方法。該方法包括生成在壓電基底上形成的多個電極的功能表示，其中，所述多個電極包括可動電極和固定電極，所述可動電極和固定電極二者都具有多個指狀物，所述多個指狀物被定位為在開啟狀態下互相交錯。在本發明的另一方面中，一種方法包括確定濾波器的頻率或使濾波器被激活的需要；以及響應於該確定，通過將驅動電壓施加到至少一個致動器來使所述濾波器的可動電極靜電地移動，以激活或去激活(deactivate)所述濾波器。


通過本發明的示例性實施例的非限制性實例，參考給出的多個附圖，在下面的詳細說明中描述本發明。除非在本文中另外說明，附圖不是按比例繪製的。圖1-6示出了根據本發明的方面的用於製造可切換濾波器結構的製造工藝和相應的結構；圖7示出了根據本發明的方面在致動狀態下圖6中的可切換濾波器的分解透視圖；圖8示出了根據本發明的方面在非致動狀態下圖6中的可切換濾波器的分解透視圖；以及圖9是在半導體設計、製造和/或測試中使用的設計過程的流程圖。
具體實施例方式本發明涉及半導體結構和製造方法，更具體而言，涉及可切換和/或可調諧濾波器、製造方法和設計結構。在實施例中，本發明的可切換和/或可調諧濾波器結構包括例如表面聲波(SAW)濾波器。在實施例中，本發明的濾波器結構能夠使用例如可動的地電極在「開啟(on)」狀態和「關閉(off)」狀態之間可切換。或者，在多SAW濾波應用中，可動的地電極可通過「關閉」或「開啟」所選擇的SAW濾波器而將濾波器調諧為想要的頻率。更具體而言，本發明的SAW濾波器包括在壓電基底上形成的叉指(interdigital)或交錯的電極。壓電材料可以是例如氮化鋁或氧化鋅；但本發明還可以考慮其他壓電材料。在實施例中，SAW濾波器的交錯電極包括與Vin電極或Vout電極交錯的地電極，以分別形成輸入和輸出IDT。依賴於所選擇的諧振頻率，輸入IDT和輸出IDT可被互相分隔開各種距離，或者被設置在兩個或更多個SAW濾波器結構之間的串聯配置中。在實施例中，可通過可動的地電極「開啟」或「關閉」本發明的SAW濾波器(或多個SAW濾波器中的任一個)。或者，地電極可以是靜止的且Vin或Vout電極可以是可動的。在實施例中，致動器可以被置於可動電極(例如地電極)的某些或全部指狀物的上方或下方，以將可動電極(例如地電極)的指狀物靜電地向上或向下移動。通過這種方式，可動電極(例如地電極)可以移動到與靜止電極(例如Vin電極(或Vout電極))相同的平面中，以根據結構的配置而允許信號(電壓)在地電極與Vin IDT或Vout IDT的Vin電極或Vout電極之間通過。通過位於相同平面或基本上相同平面，波可以沿著壓電基底從VinIDT傳播到Vout IDT,在那兒它將被轉換回信號。在實施例中，可動電極可以移出與靜態電極(例如Vin電極或Vout電極)相同的平面，在實施例中，這會將波降低到可檢測的閾值以下。有利地，可動電極不會增加任何串聯電阻，它也不會降低濾波器的有效Q (與使用FET開關來繞過(bypass)濾波器的情況相比)。下文中，描述將集中在可動地電極上；但是，本領域技術人員應理解，地電極可以是靜止的，Vin或Vout電極可以是可動的(使用本文中描述的工藝)。本領域技術人員將理解，在任一種情形下，可以使用常規的CMOS工藝來將(提供接地或信號的)接觸或布線(wiring)連接到電極。例如，可以使用本領域技術人員熟知的光刻、蝕刻和沉積技術將這些接觸或布線形成為穿過壓電基底或從壓電基底延伸。圖1示出了根據本發明的方面的用於製造SAW濾波器的開始結構和各個製造工藝。更具體而言，圖1示出了開始結構5，其包括基底10。在實施例中，基底10可以是任何絕緣體材料或其他類型的基底。在基底10上形成壓電基底12。在實施例中，壓電基底12可以是任何類型的壓電材料，例如AlN或ZnO。還如圖1所示，在壓電基底12上形成電極(例如單個電極的指狀物)14和多個致動器16。在實施例中，電極14和致動器16是通過加式或減式工藝(additive or subtractiveprocess)形成的布線結構。例如,可以使用常規的光刻和蝕刻工藝,例如,形成掩膜、將掩膜暴露於能量以形成圖形、然後蝕刻到壓電基底12中以形成溝槽，在壓電基底12中蝕刻出溝槽，來形成致動器16。之後，可以通過常規的沉積工藝，例如原子層沉積(ALD)或化學氣相沉積(CVD)工藝，在溝槽中形成金屬。壓電基底12然後可以經歷常規的拋光工藝，例如化學機械處理(CMP)。還可以用減式工藝來形成致動器16，該減式工藝包括金屬的毯覆式沉積(bIanketing deposit ion)、使用常規光刻和蝕刻的構圖步驟、以及之後的附加壓電材料的沉積與例如可選的對其進行的平面化。還可以利用加式或減式工藝在具有電極14的壓電基底12的頂上形成致動器16。在該配置中，電極14將經歷附加的工藝，以提升其在致動器16的表面上的高度。更具體而言，可以通過將金屬層沉積在壓電基底12上並用常規的光刻和蝕刻(例如反應離子蝕刻(RIE))工藝對金屬層進行構圖,來形成電極14和致動器16。在任一實施例中，金屬層可以是任何導電金屬或其合金。例如，金屬層可以是例如鋁、金或銅；但本發明還預期其他材料。在實施例中，電極14是Vin IDT的Vin電極(信號電極)；且致動器16是底電極，其被構造為使Vin IDT的地電極靜電地移動。本領域技術人員應理解，電極14和致動器16還可以與Vout IDT相關聯。圖1示出了三個致動器16 ;但是，本領域技術人員應理解，本發明不限於三個致動器。例如，致動器的數量可以與可動電極(例如地電極)的指狀物的任何數量匹配。或者，本發明考慮使用比可動電極(例如地電極)的指狀物的相應數量少的致動器。還應理解，電極14的指狀物使用公共布線結構來彼此電通信，該公共布線結構是以與電極14中的指狀物相同的方式並在同一處理流程中形成的(參見例如圖7)。在一個非限制性實例中，電極14和/或致動器16可以在基底12上沉積為大約0.05到4 μ m的厚度，且對於致動器16來說優選地沉積為0.25 μ m的厚度；但本發明還可以考慮其他尺寸。在實施例中，電極14和/或致動器16可以是難熔金屬(例如T1、TiN、TiN、Ta、TaN和W等)或AlCu或貴金屬(例如Au、Pt、Ru、Ir)等布線材料。例如，在實施例中，電極14和/或致動器16可以由純難熔金屬或鋁或鋁合金(例如AlCu、AlSi或AlCuSi)來形成。在圖2中，絕緣體層18被沉積在壓電基底12的暴露部分以及電極14和致動器16之上。絕緣體層18可以是本領域技術人員已知的任何絕緣體層(例如基於氧化物的材料(SiO2))或其他層級間(interlevel)介電材料。絕緣體層18可以用任何常規沉積工藝(例如化學氣相沉積(CVD))來沉積。例如，絕緣體層18的沉積選項包括等離子體增強CVD(PECVD )、亞大氣壓CVD (SACVD )、大氣壓CVD (APCVD )、高密度等離子體CVD (HDPCVD )、物理氣相沉積(PVD)或原子層沉積(ALD)中的一種或多種。在實施例中，在與金屬布線(例如鋁布線)相容的溫度下，例如，約420°C以下，優選地約400°C以下，沉積絕緣體層18。在實施例中，絕緣體層18被沉積為約SOnm的深度；但本發明還可以考慮其他尺寸。如圖3所示，在實施例中，絕緣體層18可使用常規光刻和蝕刻工藝而被構圖以形成圖形(例如開口)。在實施例中，開口與電極14和/或致動器16對準。並且，構圖將暴露電極14和/或致動器16。然後用犧牲材料20來填充開口，犧牲材料20例如為PMGI (聚二甲基戍二醯亞胺(polydimethylglutarimide)聚合物)或娃。可以用本領域技術人員已知的化學機械處理(CMP)來平面化犧牲材料20。圖3還示出了地電極22的形成。本發明的地電極22可以使用多種不同工具以多種方式來製造。例如，在實施例中，地電極22可以用加式工藝或減式工藝來形成。例如，在減式工藝中，在犧牲材料20上沉積金屬材料，然後用常規光刻和蝕刻(例如反應離子蝕刻(RIE))工藝來對其構圖。金屬可以是任何導電金屬或其合金，例如鋁、金或銅；但本發明還可以考慮其他金屬。在實施例中，地電極22的指狀物將被定位為與電極14的指狀物交錯。並且，在實施例中，地電極22的指 狀物的端部可以與致動器16對準。或者，地電極22的指狀物可以與任何數量的致動器對準。本領域技術人員還應理解，可以用常規的CMOS工藝將(提供接地或提供信號的)接觸或布線連接到電極和致動器，如本領域技術人員應理解的。例如，可以使用本領域技術人員熟知的光刻、蝕刻和沉積技術，將這些接觸或布線形成為穿過壓電基底12或從壓電基底12延伸(參見例如圖7)。如圖4所示，在犧牲材料20上和地電極22的指狀物之上形成絕緣體層18a。在實施例中，絕緣體層18a可以是參考層18所述的任何絕緣體層。使用本領域技術人員已知的常規光刻和蝕刻工藝，對絕緣體層18a進行構圖以形成開口。構圖將產生開口，暴露地電極22的指狀物。然後用犧牲材料20a來填充該開口，犧牲材料20a例如為PMGI或矽。在實施例中，犧牲材料20和20a是相同類型的材料，從而它們可以在同一開孔工藝(ventingprocess)中被開孔。在備選實施例中，犧牲材料20a可以被形成和構圖而不使用絕緣體層18a。在圖5中，在地電極22的指狀物上方形成一個或多個致動器24。可以通過任何常規工藝，使用本文中已經討論的任何常規金屬或金屬合金來形成一個或多個致動器24。例如，在實施例中，可以在犧牲材料20a上形成(例如沉積)絕緣體層18b，並用常規光刻和蝕刻工藝對絕緣體層18b進行構圖。然後可將金屬沉積在該圖形(例如開口)中，以形成一個或多個致動器24。然後可以將附加的絕緣體材料(例如帽蓋層)18b沉積在一個或多個致動器24上。或者，可以用常規CMOS工藝通過毯覆式沉積金屬並對該金屬進行構圖來形成所述一個或多個致動器24。與致動器16 —樣，本發明還考慮使用少於3個致動器24 (例如，比地電極22的指狀物的相應數量更少)。在圖6中，在絕緣體層18b中構圖並打開一個或多個通氣孔(vent hole)25，暴露犧牲材料20a的一部分。通氣孔25可以用本領域其他技術人員已知的常規光刻和蝕刻工藝來形成。通氣孔25的寬度和高度確定了在開孔之後為了夾斷(pinch off)通氣孔25而應被沉積的材料量。通氣孔25可以是圓形或近似圓形，以最小化將其夾斷所需的後續材料的量。仍然參考圖6，可通過通氣孔25來對犧牲材料進行開孔或剝離。在實施例中，可以用蝕刻劑(例如XeF2)來進行剝離(例如蝕刻)，該蝕刻劑是對於犧牲材料的通過通氣孔25的去除有選擇性的。蝕刻將剝離所有犧牲材料，由此形成上部腔或室28a以及下部腔或室28b。然後可以用諸如電介質或金屬的材料30來密封通氣孔25。為了避免密封材料進入腔中並沉積在任何結構(例如電極和/或致動器)上的問題，在實施例中，通氣孔25可被策略性地布置為遠離所述結構。圖7示出了根據本發明的方面的圖6中的濾波器結構的分解透視圖(未示出絕緣體材料)。如圖7所示，在致動狀態(例如，「開啟」狀態)下，地電極22的多個指狀物與VinIDT或Vout IDT的電極14的指狀物交錯。更具體而言，在致動狀態(例如拉入(pull-1n)位置)下，地電極22與電極14在同一平面中。通過將驅動電壓施加到例如致動器16 (未示出)(吸引力(正電壓))或致動器24 (排斥力(負電壓))，地電極22可以被拉入(例如靜電地移動)。應理解，該相同的設計可被用於移動Vin IDT或Vout IDT0圖7還示出了連接電極14的指狀物的布線結構14a以及連接地電極22的指狀物的布線結構22a。

如圖7所示且如本領域技術人員現在應理解的，可動地電極可以移動到與Vin電極(或Vout電極)相同的平面中而接觸基底12並允許信號(電壓)在Vin IDT或Vout IDT的電極14與地電極22之間通過，這取決於該結構的配置。通過位於同一平面中，波可以沿著壓電基底從Vin IDT傳播到Vout IDT，在那兒它被轉換回信號。圖8示出了根據本發明的方面的圖6中的濾波器結構在非致動狀態下的分解透視圖(未示出絕緣體材料)。圖8還示出了用於可動電極(例如地電極22)的接觸22b。接觸22b提供與可動電極(例如地或信號)的電接觸。可以由與本文中描述的用於形成電極14、22或致動器16、24中的任一者的材料相同的材料來形成接觸22b。還可以用本領域技術人員已知的常規CMOS工藝(例如對材料的光刻、蝕刻和/或沉積)來形成接觸22b。如圖8所示，在非致動狀態(例如「關閉」狀態)下，地電極22的多個指狀物不再位於與用於Vin IDT或Vout IDT的電極14的指狀物相同的平面中。更具體而言，在非致動狀態(例如向上的位置(up position))下，通過不將驅動電壓施加到致動器16或24，地電極22可以在電極14上方被置於其自然狀態。但，在實施例中，可以考慮地電極22的自然狀態為向下的位置(down position),例如「開啟」位置，基本上在與電極14相同的平面中。這可以通過在基底12中製作致動器16並基本上在基底12 (在非常薄的犧牲材料層)上形成地電極22來實現，從而地電極22的指狀物可以與電極14的指狀物交錯，並在濾波器被激活時與基底12接觸。本領域技術人員還應理解，致動器16與地電極22的端部對準，以提供拉入力，且該對準還允許地電極22在被激活時接觸基底12。在該實施例中，為了關閉濾波器，驅動電壓可被施加到致動器以拉升(pull up)地電極22。例如，通過將驅動電壓施加到例如致動器16 (未示出)(排斥力(負電壓))或致動器24 (吸引力(正電壓))，地電極可以被拉升(例如靜電地移動)。還應理解，該相同的設計可以被用於移動Vin IDT或Vout IDT0在操作中，可以確定濾波器(例如SAW濾波器)的頻率，且基於頻率或使濾波器被激活的需要，通過將驅動電壓施加到至少一個致動器來靜電地移動可動電極(例如地電極22或信號電極14)，以使濾波器被激活或去激活。圖9示出了例如用於半導體IC邏輯設計、模擬、測試、布局和製造的示例性設計流程900的框圖。設計流程900包括用於處理設計結構或器件的工藝、機器和/或機械結構以產生上面所述並在圖1-8中所示的設計結構和/或器件的邏輯或功能上等價的表示。由設計流程900處理和/或產生的設計結構可以被編碼在機器可讀的傳輸或存儲介質上以包括這樣的數據和/或指令:當該數據和/或指令在數據處理系統上被執行或處理時，產生硬體部件、電路、器件或系統的在邏輯上、結構上、機械上或功能上等價的表示。機器包括但不限於在IC設計過程(例如設計、製造或模擬電路、部件、器件或系統)中使用的任何機器。例如，機器可以包括:光刻機、用於生成掩模的機器和/或設備(例如電子束直寫儀(e-beamwriter))、用於模擬設計結構的計算機或設備、在製造或測試過程中使用的任何裝置、或用於將設計結構的功能上等價的表示編程到任何介質中的任何機器(例如，用於編程可編程門陣列的機器)。設計流程900可以根據所設計的表示的類型而變化。例如，用於構建專用IC(ASIC)的設計流程900可不同於用於設計標準部件的設汁流程900或用於將設計例示(instantiate)到可編程陣列(例如，由Altera Inc.1kXlIinx i Inc.提供的可編程門陣列(PGA)或現場可編程門陣列(FPGA))中的設計流程900。

圖9示例了包括優選由設計過程910處理的輸入設計結構920的多個這樣的設計結構。設計結構920可以為由設計過程910產生和處理的邏輯模擬設計結構以產生硬體器件的邏輯上等價的功能表示。設計結構920可以附加地或替代地包含數據和/或程序指令，當由設計過程910進行處理時，該數據和/或程序指令產生硬體器件的物理結構的功能表示。不管表示功能和/或結構設計特徵，可以使用諸如由核心開發者/設計者實施的電子計算機輔助設計(ECAD)來產生設計結構920。當設計結構920被編碼在機器可讀的數據傳輸、門陣列、或存儲介質上時，可以在設計過程910內通過一個或多個硬體和/或軟體模塊來訪問和處理設計結構920，從而模擬或在功能上表示諸如在圖1-8中示出的那些的電子部件、電路、電子或邏輯模塊、裝置、器件或系統。因此，設計結構920可包含文件或其他數據結構，其包括人和/或機器可讀的原始碼、編譯結構、和計算機可執行的代碼結構，當其被設計或模擬數據處理系統處理時，可以在功能上模擬或表示硬體邏輯設計的電路或其他層級。這樣的數據結構可包括硬體描述語言(HDL)設計實體或與諸如Verilog和VHDL的較低級HDL設計語言和/或諸如C或C++的較高級設計語言一致和/或匹配的其他數據結構。設計過程910優選採用和併入硬體和/或軟體模塊，以合成、翻譯或處理在圖1-8中示出的部件、電路、器件或邏輯結構的設計/模擬功能等價物，從而產生可包含諸如設計結構920的設計結構的網表(netlist) 980。網表980可包含例如表示布線、分立部件、邏輯門、控制電路、I/O器件、模型等等的列表的經編譯或處理的數據結構，其描述了與集成電路設計中的其他部件和電路的連接。可以使用迭代過程來合成網表980，在該迭代過程中，根據器件的設計規範和參數而重複合成網表980 —次或多次。與本文中描述的其他設計結構類型相同，網表980可被記錄在機器可讀的數據存儲介質上或被編程到可編程門陣列中。介質可以為非易失性存儲介質，例如，磁碟或光碟驅動器、可編程門陣列、壓縮快閃記憶體或其他閃速存儲器。附加地或替代地，介質可以為系統或高速緩衝存儲器、緩衝空間、或者電氣或光導器件和材料，在該介質上，可以通過網際網路或其他適宜的聯網裝置來傳輸並中間存儲數據包。 設計過程910可包括用於處理包括網表980的各種輸入數據結構類型的硬體和軟體模塊。例如，這樣的數據結構類型可以駐存(reside)於庫(library)部件930內並包括公共使用的部件、電路和器件的組，其包括用於給定製造技術(例如，不同的技術節點，32nm、45nm、90nm等)的模型、版圖和符號表示。數據結構類型可以進一步包括設計規範940、表徵數據950、驗證用數據960、設計規則970以及測試數據文件985，該測試數據文件985可包括輸入測試圖形、輸出測試結果以及其他測試信息。例如，設計過程910可以進一步包括標準機械設計過程，例如應力分析、熱分析、機械事件模擬、用於諸如鑄造、模製和模壓成形(die press forming)的操作的工藝模擬等。在不背離本發明的範圍和精神的情況下,機械設計領域的普通技術人員可以理解在設計過程910中使用的可能的機械設計工具和應用的範圍。設計過程910還可包括用於進行標準電路設計處理(例如，時序分析、驗證、設計規則檢查、位置和布線操作等等)的模塊。設計過程910採用和併入邏輯和物理設計工具(例如HDL編譯器和模擬模型構建工具)，以處理設計結構920與某些或所有的所描述的支撐數據結構以及任何附加的機械設計或數據(如果適用)，從而產生第二設計結構990。設計結構990駐存於存儲介質或可編程門陣列上，並具有用於交換機械器件和結構的數據的數據格式(例如，存儲在IGES、DXF、Parasolid XT、JT、DRG中的信息，或用於存儲或提取(render)這樣的機械設計結構的任何其他合適的格式)。與設計結構920相似地，設計結構990優選包括一個或多個文件、數據結構、或其他計算機編碼的數據或指令，其駐存於傳輸或數據存儲介質上，並且當被ECAD系統處理時，可以產生圖1-8中所示的本發明的一個或多個實施例的邏輯上或功能上等價的形式。在一個實施例中，設計結構990可包含經編譯的、可執行的HDL模擬模型，該模型在功能上模擬圖1-8中所示的器件。設計結構990還可採用用於交換集成電路的版圖數據的數據格式和/或符號數據格式(例如，存儲在⑶SII (⑶S2)、GL1、0ASIS、映像文件(map file)中的信息、或用於存儲這樣的設計數據結構的任何其他適宜的格式)。設計結構990可包含信息，例如，符號數據、映像文件、測試數據文件、設計內容文件、製造數據、版圖參數、布線、金屬層、過孔、形狀、用於通過製造線布線的數據、以及製造者或其他設計者/開發者所需要的任何其他數據，以產生上面所描述的並在圖1-8中示出的器件或結構。然後設計結構990可進入階段995，在該階段995,例如，設計結構990進而流片(tape-out),交付製造,交付掩模工廠，發送到另一設計工廠，發送回客戶等。
如上所述的方法用於製造集成電路晶片。製造商以未加工的晶片形式(即，作為具有多個未封裝的晶片的單晶片)、作為裸芯或以封裝形式發送所產生的集成電路晶片。在後一情況下，晶片被安裝在單晶片封裝(例如塑性載體，其中引線被附到母板或其他更高級載體)中或者被安裝在多晶片封裝(例如陶瓷載體，其具有任一或兩個表面互連或掩埋的互連)中。在任何情況下，晶片接著與其他晶片、分立電路元件和/或其他信號處理器件集成來作為(a)中間產品(例如母板)或(b)最終產品的一部分。最終產品可以為包括集成電路晶片的任何產品，其範圍從玩具和其他低端應用到具有顯示器、鍵盤或其他輸入器件和中央處理器的高級計算機產品。對本發明的各種實施例的說明是為了示例的目的而給出的，而不旨在窮舉或限制到所公開的實施例。只要不脫離所描述的實施例的範圍和精神，多種修改和變體對於本領域的普通技術人員而言是顯而易見的。為了最好地解釋實施例的原理、實際應用或相對於市場上可見的技術的技術改進，或者為了使本領域的其他普通技術人員能夠理解本文中公開的實施例，選擇了本文中所 用的術語。
權利要求
1.一種方法，包括: 形成至少一個壓電濾波器結構，所述至少一個壓電濾波器結構包括在壓電基底上形成的多個電極，包括: 在所述壓電基底上形成具有多個指狀物的固定電極； 在所述壓電基底之上形成具有多個指狀物的可動電極；以及 形成與所述可動電極的所述多個指狀物中的一個或多個指狀物對準的致動器。
2.如權利要求1所述的方法，其中，所述可動電極被形成為地電極，在被致動時，所述可動電極的所述多個指狀物變為與所述固定電極的所述多個指狀物交錯。
3.如權利要求1所述的方法，其中，所述可動電極被形成為Vin電極，在被致動時，所述Vin電極的所述多個指狀物變為與所述地電極的所述多個指狀物交錯。
4.如權利要求1所述的方法，其中，形成所述致動器包括在所述壓電基底中蝕刻出溝槽並將金屬或金屬合金沉積在所述溝槽中。
5.如權利要求1所述的方法，其中，形成所述致動器包括使所述致動器與所述可動電極的所述多個指狀物對準。
6.如權利要求1所述的方法，其中，形成所述致動器包括形成比所述可動電極的所述多個指狀物的數量少的致動器。
7.如權利要求1所述的方法，其中，所述至少一個壓電濾波器結構是表面聲波(SAW)濾波器。
8.如權利要求7所述的方法，其中，形成所述SAW濾波器包括: 形成包括交錯的信號電極和地電極的Vin叉指換能器(IDT);以及 形成包括交錯的信號電極和地電極的Vout IDT。
9.如權利要求8所述的方法，其中，形成所述可動電極包括將所述可動電極定位在所述Vin IDT或所述Vout IDT的所述信號電極的上方。
10.如權利要求8所述的方法，其中，形成所述可動電極包括將所述可動電極定位在所述Vin IDT或所述Vout IDT的地電極的上方。
11.如權利要求1所述的方法，其中，形成所述可動電極包括: 在所述固定電極和所述致動器之上形成絕緣體層； 對所述絕緣體層進行構圖以暴露所述固定電極； 在所述絕緣體層的圖形中並在所述固定電極之上沉積犧牲材料； 在所述犧牲材料上形成所述可動電極，所述可動電極被定位為使其多個指狀物與所述固定電極的所述多個指狀物交錯； 在所述可動電極之上形成附加的犧牲材料； 將至少一個致動器形成在所述附加的犧牲材料之上並與所述可動電極的所述多個指狀物中的至少一個對準； 在所述附加的犧牲材料之上形成帽蓋層； 在所述帽蓋層中形成至少一個通氣孔； 通過所述至少一個通氣孔對所述犧牲材料和所述附加的犧牲材料開孔，以在所述可動電極附近形成上部腔和下部腔；以及用材料來封閉所述至少一個通氣孔。
12.如權利要求11所述的方法，其中，形成所述附加的犧牲材料包括: 在所述犧牲材料上沉積絕緣體材料； 對所述絕緣體材料進行構圖；以及 將所述附加的犧牲材料沉積在所述絕緣體材料的所述圖形中。
13.如權利要求11所述的方法，其中，形成所述附加的犧牲材料包括: 將所述附加的犧牲材料沉積在所述犧牲材料上；以及 對所述附加的犧牲材料進行構圖。
14.如權利要求1所述的方法，其中，所述致動器被形成在所述可動電極的上方和下方。
15.一種濾波器，包括至少一個濾波器，所述至少一個濾波器包括在壓電基底上形成的多個電極，其中所述多個電極包括可動電極和固定電極，所述可動電極和固定電極二者都具有多個指狀物，所述多個指狀物被定位為在開啟狀態下互相交錯。
16.如權利要求15所述的濾波器，其中，所述可動電極是地電極，且所述固定電極是信號電極。
17.如權利要求15所述的濾波器，其中，所述可動電極是信號電極，且所述固定電極是地電極。
18.如權利要求15所述的濾波器，還包括位於所述可動電極的上方和下方的多個致動 器。
19.一種在計算機輔助設計系統中用於生成可調諧濾波器結構的功能設計模型的方法，該方法包括: 生成在壓電基底上形成的多個電極的功能表示，其中，所述多個電極包括可動電極和固定電極，所述可動電極和固定電極二者都具有多個指狀物，所述多個指狀物被定位為在開啟狀態下互相交錯。
20.—種方法,包括: 確定濾波器的頻率或使所述濾波器被激活的需要；以及 響應於該確定，通過將驅動電壓施加到至少一個致動器來使所述濾波器的可動電極靜電地移動，以激活或去激活所述濾波器。
全文摘要
本文中公開了可切換和/或可調諧濾波器、製造方法和設計結構。形成所述濾波器的方法包括形成至少一個壓電濾波器結構，所述至少一個壓電濾波器結構包括在壓電基底上形成的多個電極。該方法還包括在所述壓電基底上形成具有多個指狀物的固定電極。該方法還包括在所述壓電基底之上形成具有多個指狀物的可動電極。該方法還包括形成與所述可動電極的所述多個指狀物中的一個或多個指狀物對準的致動器。
文檔編號H03H9/64GK103227619SQ20131002241
公開日2013年7月31日 申請日期2013年1月22日 優先權日2012年1月25日
發明者J·W·阿基森, P·坎德拉, T·J·鄧巴, J·P·甘比諾, M·D·賈菲, A·K·斯塔珀, R·L·沃爾夫 申請人:國際商業機器公司