自對準柵極隔離的製作方法

2024-02-19 21:46:15

專利名稱：：自對準柵極隔離的製作方法自對準柵極隔離
背景技術：
日益複雜的電子系統要求越來越緊湊的諸如電晶體等的有效器件結構。例如，諸如SRAM單元等存儲單元正在變小。進一步減小電晶體的尺寸以繼續縮小SRAM單元變得更為困難。圖la是製造期間的SRAM單元10的頂視圖。在襯底12上有若干擴散部14。這些擴散部14將成為電晶體部分。在襯底12上有對準標記18。該對準標記可讓製造系統對準村底12，以在襯底12上形成附加的特徵和結構的圖案。然而，這種對準方法並不完善，存在某個範圍的對準誤差。在擴散部之間有距離，例如在擴散部14A和14D之間的距離20。該距離20會比對準系統中沒有對準誤差時的距離大，這使得SRAM單元會比沒有對準系統時的SRAM單元大。圖lb是擴散部14上形成柵極16後的單元10的頂視圖。各柵極16具有寬度26。為了使如圖lb所示的電晶體能夠工作，必須有延伸而越過擴散部14A達最小距離21的多晶矽柵極16A。柵極16A延伸過擴散部14A的距離稱作端蓋(endcap)。因為對準誤差，柵極16A的末端可在位置範圍22中的任意處，不是恰好到最小距離21，端蓋可延伸得明顯地超itif巨離21。對於多晶矽(poly)端蓋的另一考慮是，在確定多晶矽末端周圍的線條和形狀方面的光刻能力。端蓋的末端可用圓形來替代方形。這種圓形端蓋可能要求甚至更長的多晶矽端蓋。因此，對準誤差、多晶矽末端園案化限制以及最小距離21表明，必須為端蓋留出大的額外空間。柵極16A和16B之間的距離24比製造柵極16A和16B的光刻系統的最小解析度大或與其相等。因此，綜合考慮最小多晶矽末端距離21、可能的對準誤差、多晶矽末端圖案化限制以及柵極16A和16B之間的距離24等所需的額外空間，可得到SRAM單元10的尺寸的下限。圖la是製造期間的SRAM單元的頂視圖。圖lb是擴散部上形成4冊極後的單元的頂視圖。圖2是表示包括電晶體的毛路的一部分的頂視圖，該電晶體具有自對準於隔離結構的柵極，該隔離結構將柵極相互隔開。圖3是說明一些實施例中會有的附加結構的電路的頂視圖。圖4是概述如何製造自只寸準於絕緣隔離結構的柵極的流程圖。圖5是說明製造初期階段的電路的側剖面圖。圖6是說明擴散部形成之後的電路的側剖面圖。圖7是說明擴散部上形成間隔層之後的電路的側剖面圖。圖8是說明間隔層已蝕刻而形成間隔部之後的電路的側剖面圖。圖9是說明硬掩模層的存留,分去除之後的電路的側剖面圖。圖IO是說明去除了間隔部和瑱充氧化物層而露出擴散部之後的電路的側剖面圖。圖11是說明多晶矽澱積之後的電路的側剖面圖。圖12a和12b表示第二石更掩模層澱積並圖案化之後的電路。圖13;li兌明多晶矽部分去除之後的電路的側剖面圖。圖14a、圖14b和圖14c表示形成了間隔部、在擴散部的露出部分中注入摻雜物並形成矽化物區之後的電路。圖15a至圖15d表示層間介質層經澱積並平面化，且硬掩才莫層的存留部分去除之後的電路。圖16a和圖16d表示絕全彖材料的露出部分去除之後的電路。圖17a至圖17d表示擴散部周圍的多晶矽去除之後的電路。圖18a至圖18d表示形成了柵極、第二ILD層和接觸部之後的電路。圖19是說明平面型電晶體製造期間的電路的側剖面圖。圖20是說明硬掩模層的存留部分去除之後的電路的側剖面圖。圖21是說明多晶矽澱積之後的電路的側剖面圖。圖22是說明用減除法製造電晶體時第一柵極材料澱積且平面化之後的電路的側剖面圖。圖23是說明掩模層澱積並圖案化之後的電路的側剖面圖。圖24是說明絕緣材料部分去l^之後的電路的側剖面圖。圖25是說明導電材料已澱秀只且平面化之後的電路的側剖面圖。圖26是說明依據本發明的一個實施例的系統的框圖。具體實施方式現用各種實施例來描述與器件的形成有關的裝置和方法。在以下說明中，將介紹各種實施例。然而，相關領域的技術人員當知，可不帶有一個或多個具體細節地實施各實施例，或帶有其它替代和/或附加方法、附加材料或附加部件來實施各實施例。在其它實例中，未顯示或未細述公知的結構、材料或操作，以避免使本發明各實施例之形態變得才莫糊。類似地，出於說明目的，給出了具體數量、材料及配置以使讀者深入了解本發明。然而，本發明可不帶有具體細節地實施。此外，應當理解，附圖所示的各實施例是說明性的表示，並不一定按比例繪製。在整個說明書中提及的"一個實施例"或"一實施例"意味著，參考實施例介紹的具體特徵、結構、材料或特性包括在本發明的至少一實施例中，但並不表示在每個實施例中都出現。因此，在整個說明書中出現的用語"在一個實施例中"或"在一實施例中"不是必然地表示本發明的相同實施例。此外，具體特徵、'結構、材料或特性可在一個或多個實施例中以任何合適的方式組合。在其它實施例中，可包括各種附加的層和/或結構，並且/或者^r省略所描述的特徵。各種操作將作為若千分立的操作，以能最有助於理解本發明的方式依次描述。然而，不應將說明的次序認作這些操作必須依序進行。具體而言，這些操作不需要以說明的次序來執行。可按照與所描述實施例不同的次序來執行所描述的操作。可執行各種附加操作，並且/或者可在附加實施例中省略所描述的操作。本發明的示範性實施例涉及在電晶體上形成自對準柵極。柵極可被自對準於將柵極相互絕緣的隔離結構。通過用自對準方法來形成柵極，可避免光刻系統的對準誤差，可形成更小的SRAM或其它電路而無需縮小電晶體的尺寸。圖2是說明根據本發明的一個實施例的包括電晶體的電路100的一部分的頂視圖，該電晶體帶有自對準於擴散部104的柵極106的端蓋(endcaps)。柵極106自對準於擴散部104可解決與多晶矽端蓋和"端對端"(end-to-end)有關的問題，並允許SRAM單元變得更小。自對準可通過形成自對準於擴散部104的柵隔離結構110和形成自對準於隔離結構110的柵極106來實現。電晶體可在襯底102上。隔離結構110可具有確定相鄰4冊極106之間距離的寬度112。因為在一些實施例中，是由隔離結構110的寬度112限定柵極106之間的距離，柵極106的放置可不取決於光刻系統的精度或光刻系統解析度限制(臨界尺寸)，擴散部104和柵極1G:6之間的距離114可比取決於光刻系統的對準和最小解析度放置柵極106且不得不考慮對準誤差和臨界尺寸時更小。此外，柵極106可具有由自對準工藝限定的端蓋寬度115。如圖2所示，擴散部104具有在Y方向上的主軸線和在X方向上的次軸線；柵極106在Y方向上具有長度，在X方向上具有寬度。除了擴散部104和柵極106,電路100可包括在柵極106兩側的間隔部(spacer)108。如圖2所示，電路100的實施例包括五個擴散部104A至104E,不過一些擴散部(104A和104E)是偽擴散部(dummydiffiision)。偽擴散部104是在其上不形成有效電晶體的擴散部104，但可作為替代而用於製造至有效電晶體的柵極106的接觸部、輔助對準和/或分離相鄰的有效電晶體或其它應用。在一些實施例中，偽擴散部會對有效柵極增加寄生電容。通過防止離子注入到偽擴散部，可明顯減小寄生電容。對於一些電路，諸如存儲單元，與那些位線(bitlines)或字線(wordlines)相比其附加電容可忽略，因此可不顧及。在一些實施例中，可通過用光刻限定的隔離部(如隔離部110A)作為替代並省略偽擴散部來消除寄生電容。如圖2所示，電路100的實施例包括兩個柵極106A和106B。可通過設置下面詳述的隔離結構110來限定柵極106的寬度。例如，通過在柵極106B的兩側設置隔離結構110B和110C來限定4冊極106B的寬度116。可通過光刻來限定柵極106的長度(在圖2中間隔部108之間的距離)。線A-A、B-B、C-C和D-D示出截取下面所描述的截面圖的位置。'圖3是說明可在本發明一些實施例中出現的附加結構的電路100的頂視圖，用以更清楚地表示電路100的電晶體在功能上的細部。例如，第一電晶體可包括擴散部104B、由隔離結構IIOA和IIOB之間距離限定其寬度的柵極106A和位於柵極106A的兩側的間隔部108。第一電晶體還可包括接觸部118、120。可設有柵，接觸部118,該柵接觸部在本實施例中表示成電連接到柵極106A、並位於偽擴散部104之上。還可設有位於擴散部104B之上的源/漏接觸部120。在一些實施例中，將柵接觸部118設置在偽擴散部104A上方並將源/漏接觸部120》丈置在有效擴散部104B(反之亦然)上方，可防止柵接觸部118和源/漏接觸部120之間短路。在其它實施例中，所有接觸部118、120可設在有效擴散部104B上方、i殳在禍擴散部104A上方，或採用其它設置方式。圖4是流程圖400，概述如何根據本發明的一個實施例來製造自對準於擴散部104的柵極106，諸如圖2和圖3中自對準於擴散部結構104的柵極106A。擴散部104寸形成402在襯底102上。間隔層806可形成404在擴散部上。絕緣'隔離結構110可形成406在擴散部之間由間隔層806確定的位置上。然後，可形成408柵極106。絕緣隔離結構IIO之間的距離可確定柵極106的寬度。由於絕緣隔離結構被自對準於擴散部104，因此柵極106被自對準於擴散部104,這有助於使電路100保持小的尺寸。儘管圖4很概括並省略了許多用於形成自對準柵極106的步驟和工藝，但下面將用優選實施例作為具體示例來詳細描述如何製造這種自對準柵極106。其它一些實施例中，可用不同的工藝和材料來形成自對準柵極106。圖5是在圖2的線A-A處截取的側剖面圖，該圖表示根據本發明的一個實施例的製造初期階段的電路100。在圖5所示的實施例中，襯底102是絕緣層上矽(silicon-on-insulator)(SOI)村底，其中包括埋入氧化物層502、半導體層504和填充氧化物層506,硬掩模層508和經圖案化的光刻膠部分(photoresistsegment)510設在襯底102上。在其它實施例中，村底102可為不同類型的襯底，諸如塊狀矽晶片(bulksiliconwafer)。光刻膠部分510可被圖案化而用於限定擴散部104。村底102的各種層、硬掩^^層508和光刻膠部分可包括任何合適的材料並可為任何合適的庳度。在一個實施例中，可選擇用於硬掩才莫層508和襯底102的材料，以能夠選擇性地在這些結構和其它結構之間進行蝕刻，其中的一些可在硬掩才莫層508之後形成。在一個實施例中，村底102的半導體層504可包括單晶矽，而硬掩^^莫層508可包括多晶矽上的SiON。作為選用於選擇性蝕刻的一些材料組合的附加或替代，還可選擇用於形成電路100的一些材料作為研磨阻擋(polishstop)。圖6是在圖2的線A-A處我取的側剖面圖，它表示根據一個實施例在形成擴散部104之後的電路100。用經圖案化的光刻膠510和合適的蝕刻方法去除了^更掩一莫層508、填充氧化物層506和半導體層504部分。然後，可去除存留的光刻膠510並清理所得到的結構。這樣在村底102為SOI村底的實施例中，就可形成相互絕緣的擴散部104。在其它實施例中，諸如當襯底102是塊狀襯底(bulksubstitute)時，這可使所形成的擴散部不^支圖6'所示的埋入氧化物層502相互絕緣。如圖6的實施例所示，蝕刻和/或清理工序可去除埋入氧化物層502部分，並可一定程度地底割(undercut)擴散部104,但在其它一些實施例中可以沒有這種底割。圖7是在圖2的線A-A處截取的側剖面圖，表示根據一個實施例在擴散部104、填充氧化物層506和硬掩才莫508上形成間隔層702.之後的電路IOO。在一個實施例中，間隔層702可包括珪氧化物材料，諸如氧化矽和氮化矽。間隔層702的材料可適當選擇，以在形成電路100的各步驟中能夠有選擇地蝕刻硬掩才莫層508、間隔層702和隔離部110。例如，在一個實施例中，半導體層504可包括單晶矽，掩才莫層508可包括多晶矽上的SiON,間隔層702材料可包括氧化矽，隔離部110可包括氮化矽。間隔層702的厚度，可根據所要求的絕緣隔離結構110的寬度112(也可根據所要求的柵極間距離106選擇)和在擴散部104周圍添加材料所需的空間而選擇(見下文的圖IO和圖ll及它們的說明)。圖8是在圖2線A-A處截取的側剖面圖，表示根據一個實施例已蝕刻間隔層702而形成間隔部806之後的電i各100。可將間隔層702的一些部分(通過蝕刻等等)去除而形成間隔部806。根據一個實施例，去除操作結束時，兩個間隔部806之間的距離可確定形成在兩個間隔部806之間的絕緣隔離結構IIO.的寬度112。然後，可澱積絕緣材料802層，實質上填充間隔部806之間的空間(volume)。在一個實施例中，絕緣材料802可包括氮化矽，不過在其它實施例中也可使用其它材料。然後，可將絕緣材料802層和其它材料平面化，以將絕緣材料802的各部分、間隔部806和硬掩才莫508的存留部分形成基本平的面。在一個實施例中，不是蝕刻掉間隔層702部分以形成間隔部806，而是在將絕緣材料802平面化期間研磨掉硬掩模508頂面的間隔層702來形成間隔部806。間隔層702的材料層可留在絕緣材料802和埋入氧化物502之間。這種結構適用於平面型器件。絕緣材料802的部分可用作絕緣隔離結構110。該絕緣隔離結構IIO於是被自對準於擴散部104。如圖8所示，絕緣隔離結構110B的寬度112可由兩個相鄰間隔部806之間的距離限定。該寬度112可限定兩個相鄰柵極106之間的距離，諸如圖2的相鄰柵極106A和106B之間的距離112。因此，在一些實施例中，柵極106之間的距離112可不取決於光刻對準精度，而由擴散部104A和104B之間的距離以及間隔層702的厚度預先限定。圖9是在圖2的線A-A處截取的側剖面圖，表示硬掩才莫層508的存留部分去除之後的電路100。在一個實施例中，可選擇石更掩才莫層508、絕緣材料層802和間隔層702的材料，使得在去除硬掩才莫層508時其它材料相對地不受去除工序的影響。如上所述，用於硬掩;f莫層508、間隔部806和隔離部110的材料可用於選擇性蝕刻。在一個實施例中，半導體層504可包括單晶矽，掩才莫層508可包括多晶矽上的SiON(注意，雖然在圖中掩才莫層508顯示成一層，但在一些實施例中它可包括若干層材料)，間隔部806可包括氧化矽，絕緣材料802和隔離部110可包括氮化矽。掩模層50&的SiON部分可足夠薄，使得下面的多晶矽在絕緣層802平面^i後舉出；在這種實施例中，SiON薄到足以可通過平面化工序基本去除的.程度。然後，可相對於氧化矽間隔部806和氮化矽絕緣層802通過溼法蝕刻選擇性地去除多晶矽，而將間隔部806和絕緣層802留下。一些實施例的單晶矽504在一些實施例中可由填充氧化物層506和間隔部806保護。在其它一些實施例中，可使用不同的材料組合。圖10是在圖2的線A-A處截取的側剖面圖，表示根據一個實施例去除間隔部806和填充氧化物層506而露出擴散部104之後的電路100。在所示的實施例中，形成的電晶體可為三柵電晶體，它在擴散部104的三個露出側的各側都具有'柵極106。在其它一些實施例中，可形成其它類型的電晶體。為了形成三柵電晶體柵極106,可將擴散部104和絕緣材料802之間的if巨離1002選擇得足夠大，以在其中澱積材料。在一些實施例中，距離1002可由能夠非常精確控制的層702的厚度來確定。圖11是在圖2的線A-A處截取的側剖面圖，表示根據一個實施例澱積且平面化了第一柵極材料1102之後的電路100。第一柵極材料1102可以是在澱積了柵介質層(未示出)之後澱積的多晶矽、金屬或其它材料。在一個實施例中，第一柵極材料1102可以是用於替換柵(replacementgate)工序的放置佔位物(placementholder)，其中，第一柵極材料1102被去除，由最終金屬柵極和柵介質替代;故置佔位物即第一柵極材料1102。在另一實施例中，笫一柵極材料1102可用作最終電晶體中柵極的材料。如在圖ll中所示，第一柵極材料1102可被平面化而與絕緣材料802和絕緣隔離結構110的頂面實質上共面。此自對準工藝可與用於N-MOS和P-MOS器件的兩個不同類型金屬柵極的CMOS工序相容。本領域技術人員能夠將CMOS的雙金屬工藝與此自對準工藝結合。圖12a是在圖2的線A-A處截取的側剖面圖，表示根據一個實施例澱積並圖案化了第二硬^^模層1202之後的電路100。該硬掩模層1202可被圖案化成露出絕緣材料802和待去除的第一柵極材料1102部分。圖12b是在圖2的線B-B處截取的側剖面圖，表示從電路100的區域去除了硬掩才莫層1202和絕緣材料802的部分之後的電路100。如圖12a和12b所示，硬掩模層1202可被固案化成使其留存在其上將形成柵極106的區域(圖12a)，'而在別處^皮去除(圖12b)。然後，可用合適的蝕刻工藝將絕緣材料802k未被經圖案化的硬^r;漠層1202保護的區域去除。在去除絕緣材料802期間，擴散部可由第一柵極材料1102保護。在一個實施例中，絕蜂材料802可以是氮化矽，第一柵極材料1102可以是多晶矽，能夠以對於柵介質(未示出)極高的選擇性來蝕刻多晶^法，以完成對相4及的限定。如圖13所示，圖13是在圖2的線B-B處截取的側剖面圖，可使用合適的蝕刻工序從未被經圖案化的硬掩^t層1202保護的區域去除第一柵極材料1102，該工序在保護擴散部104的柵介質處停止。圖14a是在圖2的線A-A處截取的側剖面圖，表示根據一實施例形成間隔部108、在擴散部104;的露出部分中注入摻雜物並形成矽化物區(silicideareas)之後的電路100。本發明的一些實施例與各種CMOS工序兼容。例如，電晶體性能增強工藝，諸如用於形成凸起(raised)源/漏結構或應變(strained)矽的外延生長矽，能夠在矽化物化(silicidation)之前應用。如圖14a所示，硬掩模層1202可實質上保護在其中形成柵極106的區域，不過使用的各種工藝可將硬掩才莫層1202變薄。圖14b是在圖2的線B-B處截取的側剖面圖，表示處於與圖14a同一製造階段的電路100。如圖14b所示，已經在擴散部周圍形成了間隔部108。圖14c是在圖2的線C-C截取的處於與如圖14a同一製造階段的側剖面圖，如圖14c所示，能夠在柵極周圍形成間隔部108。如圖14c所示，因為第一柵極材料1102可受到硬掩模層1202的保護，所以第一柵極材料lrf2的一部分可留存在擴散部104上。間隔部108可在第一柵極材料1102的兩側。在一個實施例中，硬掩才莫層1202可通過將間隔層108過蝕刻(overetching)或通過矽化物化之前的另一工序去除，使得4冊極也能^皮珪化物化(silicided)。矽化物化的多晶矽(poly)柵極可用如下-描述的減除工序來形成》在矽化物化之後，在一個實施例中，可在間隔部108形成之後澱積氮化物蝕刻阻擋(stop)。然後，可為接觸、互連或替換柵工藝澱積ILD層並加以平面化。在一個實施例中，用在圖15-圖18中進一步說明的替換柵工藝來製造電晶體。圖15a是在圖2的線A-A處截取的側剖面圖，表示在經澱積和平面化的層間介質(ILD)層1504上掩模層1502被圖案化之後的電路100。在圖15a所示的實施例中，已去除了硬掩才莫層1202存留的部分。圖15b、圖15c和圖15d是分別表示在圖2的線B-B、C-C和D-D處截取的、處於同一製造階段的電路100的側剖面圖。可澱積ILD層1504並進行平面化，以使ILD層1504的頂面與存留的絕緣材料802和第一柵極材料1102的頂面實質上共面。殘留的硬掩模層1202可在ILD層1504的平面化期間去除。可澱積掩模層1502並進行圖案化。在一些實施例中，掩模層1502可包括光刻膠，而在另一些實施例中摘^莫層1502可包括經圖案化的氧化物層，在又一些實施例中掩才莫層可包括其它材料。經圖案化的掩it層1502可使絕緣材料802的一些留存部分露出，同時保護將隔離結構110絕緣的絕緣材料802的一些部分。與柵極的長度和待去除的絕緣材料802的寬度(extent)相比，經圖案化的掩才莫層1502中的開口(opening)可相對4交大。這種相對較大的開口可對可能出現的對準誤差進行補償。例如，圖15a所示的實施例，其中，第一柵極材料1102部分在待去除的絕緣材料802兩側的經圖案化的掩模層1502的開口露出；這樣可允許出現對準誤差，而仍露出待去除的絕緣材料802。圖16a是在圖2的線A-A處截取的側剖面圖，表示根據一個實施例選擇性地去除了絕緣材並午802的露出部分之後的電路100。在一實施例中，熱^l酸可用於選擇性地蝕刻掉絕緣材料802(其中可包括氮化矽)部分，保留掩才莫層1502(其中可包括氧化矽)、間隔部108(其中可包括摻雜了碳的氮化珪)和第一柵極材料1102(其中可包括多晶矽)。在一實施例中，此時存留的絕緣材料,802的一些部分可以是絕緣隔離結構110的部分。可將絕緣材料802:的一些部分去除，以在待形成的柵極106之間形成互連部。如在圖2的線D-D處截取的截面圖16d所示，間隔部108可至少部分地限定在其內可形成柵互連部的空間。在此階段，在圖2的線B-B和C-C處截取的側剖面圖可相對於圖15b和圖15c基本保持不變，因為摘r才莫層1502可保護這些區域。圖17a是在圖2的線A-A處截取的側剖面圖，表示根據一個實施例去除了擴散部104周圍的第一,冊極材料1102之後的電路100。圖17b、圖17c和圖17d均為側剖面圖，分別表示在圖2的線B-B、C-C和D-D處截取的、處於同一製造階段的電路IOO。在一實施例中，可首先去除經圖案化的掩才莫層1502，.然後，可用對於多晶矽1102具有選擇性的蝕刻工藝去除多晶矽1102。如圖17a所示，限定了在其內可形成柵極106的空間(volume)。^"極106的寬度可通過相鄰絕緣隔離結構110之間的間隔來限定，諸如通過絕緣隔離結構110B和110C之間的間隔來限定寬度116。可通過絕緣隔離結構110的寬度112來限定兩個相鄰柵極106之間的3巨離。.可通過兩個間隔部108之間的距離1702來限定4冊才及106的長度。如圖18a中實施例所示，柵極106A的接觸部118可埋設在偽擴散部104A的上方，柵極106B的接觸部118可埋設在偽擴散部104E的上方。在一些實施例中，為了防止跟源和/或漏的擴散接觸部短路，接觸部118可偏離於有效擴散部104g、有效擴散部104C和有效擴散部104D。在一些實施例中，偽擴嗍:部還可用來形成隔離部110A和110C,以避免與左側臨近器件(圖18a中未示出)的柵極和右側臨近器件(圖l'8a中未示出)的柵極短路。在沒有待連接的臨近器件或沒有待連接的臨近器件柵極的其它實施例中，可省略這種偽擴散部。如圖18a中的實施例所示，形成柵極106的第二柵極材料實際上即可不僅形成(morea)4冊極並形成在柵極和到該4冊4及的接觸部之間的互連部(如圖示的柵極106A)。形成柵極106的第二柵極材料在有效擴散部104B周圍形成有凌i:柵極，還形成到其上形成有柵接觸部118的偽擴散部104A的互連部。因此，在本文中使用的柵極106A不僅包括在有效擴散部104B周圍的實際有效柵極，它還包括互連部。類似地，形成柵極106的第二柵極材料實際上既可不僅形成多於一個的有效柵極，還可形成這些柵極之間的互連部(如圖示的柵極106B)。形成柵極106B的第二4冊極材料在有效擴散部104C和104D周圍形成兩個有效柵極，還在到其上形成柵接觸部118的偽擴散部104E的互連部之外，形成兩個有效柵極之間的互連部。因此，在本文中使用的柵極106B不單單包括在單個有效擴散部周圍的單個有效柵極，它包括在兩個有效擴散部104C、104D周圍的兩個有效柵極及互連部。儘管上文參考三柵電晶體描述了製造具有自對準柵極106的電路100的方法，但是這些自對準柵'極也可用於其它類型電晶體，諸如平面型電晶體。圖19是在圖2的線A，A處截取的側剖面圖，表示根據一個實施例的平面型電晶體而不是三柵電晶體的製造階段的電路100。可執行與圖4至圖8所描述工序相似的工序。然後，可去除間隔部806的部分，使得它在^fr極氧化物澱積結束時在與擴散部104相同的高度(level)結束(endup)。在一個實施例中，間隔部806可包括氧化^f圭，氫氟酸可用來去除間隔部806而不蝕刻結構中的其它材料。在本實施例中，可將間隔部806部分地去除至填充氧化物層506(如圖6所示)頂面以上的高度。如果間隔部806中在填充氧化物層506的頂面以上留有足夠的厚度，則在各種氧化物去除工序諸如填充氧化物層去除、犧牲氧化物去除和柵才及氧化物預清理之後，間隔層806的頂面可降低到與擴散部104相同的高度。圖20是在圖2的線A-A處截取的側剖面圖，表示去除了硬掩才莫層508存留部分後的圖19的電路100。在一實施例中，可適當選擇硬掩才莫層508材料、絕緣材料層802的材料和間隔層702的材料，使得去除硬掩才莫層時，其它的材並+相對地不受去除工序的影響。在一個實施例中，用於硬4^才莫層508、間隔郜806和隔離部110的材料可用於選擇性蝕刻。在一個實施例中，半導體層504(其一些部分可成為擴散部104)可包括單晶矽，掩模層508可包括多晶矽上的SiON,間隔部806可包括氧化矽，隔離部110可包括氮化矽。圖21是在圖2的線A-A處截取的側剖面圖，表示第一柵極材料1102經澱積和平面化後的圖20的電路100，根據一個實施例，第一柵極材料1102可包括多晶矽，不過在其它的實施例中第一柵極材料1102也可包括其它材料。如圖ll所示，第一柵極材料1102可被平面化而與絕緣材料802的頂面和絕緣隔離結構IIO的頂面基本相平。在一些實施例中，第一柵極材料1102不需要澱積在擴散部104和絕緣材料802之間。因為間隔部806的一些部分留存，第一柵極材料1102僅需澱積到低至間隔部806和擴散部104頂面的高度。因此，在平面型電晶體中的間隔層702(如上文參考圖7所描述的)的厚度可選擇得比製造三柵電晶體時小。可執行其它工藝步驟以完成帶有自對準柵極106的平面型電晶體，其它工藝步驟可類似於對於三柵電晶體描述的工藝步驟。在三柵電晶體中自對準於擴散部的柵極也可為採用減除工藝而不是替換柵工藝形成的金屬斥冊電晶體的部分。對於減除工藝，可釆用圖IO所描述的方法。圖22是在圖2的線A-A處截取的側剖面圖，表示澱積和平面化了第一柵極材料2202後的圖10的電路100。在上文所述的替換柵方法中，去除第一柵極材料1102而由:形成柵極106的第二柵極材料替代。而在所描述的減除工藝的實施例中，當電晶體完成時由第一柵極材料2202來形成柵極106。在一實施例中，柵介質材料(未示出)可在澱積第一柵極材料2202之前在圖10的擴散部104和絕緣材料802周圍共形地澱積。在一實施例中，柵介質層可包括二氧化矽或其它舉交低-k(低電介常數)的材料的層和在二氧^矽上的高-k介質材料層，不過也可使用其它合適的材料。在一些實,^例中，在柵介質層上可設有阻擋(barrier)層和/或功函數(workfiinction)材料(未示出)層。在澱積了介質材料、阻擋層和/或功函數材料層之後，可澱積第一柵極材料2202並平面化。第一柵極材料2202可包括Au、TiN或另一合適材料。圖23是在圖2的線A-A處我取的側剖面圖，表示掩模層2302:帔澱積並圖案化之後的圖22的電路100。可這樣形成掩模層2302中的開口，使得絕緣材料802(其中可包括氮化矽)的一些部分被去除，同時隔離結構110祐:保護而不#皮去除。圖24是在圖2的線A-A處截取的側剖面圖，表示去除了絕緣材料802(其中可包括氮化矽)的一些部分後的圖23的電路IOO。可使用一次或多次溼法蝕刻，選擇性地去除絕緣材料802的一些部分和柵介質層(在柵極2202的側壁上)的一些部分，同時使第一柵極材料2202(該材料成為柵極106)保持完整。注意，柵介質層(圖中未示出)可在形成柵極材料2202之前形成；這樣形成的柵介質層可使得柵介質材料形成在絕緣材料802的各側以及擴散部104的各表面上。圖25是在圖2的線A-A處截取的側剖面圖，表示導電材料2502已^皮澱積並平面化之後的圖24的電路100。導電材料2502可包括金屬或其它合適的導電材料。導電材料2502可電連接各種擴散部104周圍的柵極106和/或將有效擴散部104周圍的柵極連接到形成在偽擴散部104(類似於圖18a所示)上方的接觸部。因此，有效擴散部104B、有效擴散部104C和有效擴散部104D周圍的第一柵極材料2202可形成有效柵極106,同時第一4冊極"料2202和導電材料2502可在有效柵極106之間形成互連部，並可在有效柵極106和偽擴散部104A、104E周圍的偽柵極之間形成互連部，可在偽擴散部104A、104E上形成柵接觸部118。其後，電晶體可告完成(通過離子注入和/或其它的步驟)，如上文參考替換柵工藝所描述，可形成ILD層接觸部、跡線和其它的結構來完成電路。圖26是i兌明根據本發明的一個實施例的系統2600的框圖。如圖所說明，對於該實施例，系統2600包括用於處理數據的計算設備2602。計算設備2602可包4舌母板2604。母板2604具體可包括處理器2606和連^r到總線2610的網絡^t妄口2608。網絡4^口2608可將計算設備2602連接其它設備2608,諸如其它計算設備2602。根據各種應用，系統26O0可設有其它部件，包括(但不限於)易失性存儲器2612和非易失存性儲器2612、圖形處理器(可連同晶片組集成在母板上，或者也可為可拆卸式地插入母板插槽的擴展卡，諸如AGP，PCIExpress或其它類型，或者是另一類型的圖形處理器)、數位訊號處理器、密碼處理器、晶片組、大容量存儲器2614(諸如硬碟、壓縮盤(CD)、數字通用盤PVD)等等)、輸入和/或輸出設備2616等等。在各種實施例中，系統2600可以是個人數字助理(PDA)、行動電話、圖形計算設備(tabletcomputingdevice)、膝上型計算設備、臺式計算設備、機頂盒，娛樂控制單元、數位照相機、數字錄像機、CD播放器、DVD播放器或其它此類數字設備。包括具有上文所述的自對準柵極的電晶體的一個或多個電路IOO可包括在圖26的系統2600中，作為其中多個部件中4壬一部件的一部分。例如，電路100可以是CPLT2606、存儲器2612或其它設備的部分。明書和後附的杈利要求書包括的諸如左、右、頂面、底面、上方、下方、上、下、第一、第二等用^"，僅用於說明性目的而不應理解為限制。例如，稱為相對垂直位置的用於指的是這種情況，其中村底或集成電路的器件.側面(或有效表面)是該襯底的"頂"面；襯底實際上可在任何方向，所以襯底的"頂面"可低亍標準的地球參照系中的"底面"，但仍以用語"頂面"表示。如在本文(包括在權利要求書)中使用的用語"上"不表示"在第二層"上"的第一層，，就是指第一層直接在第二層"上"並直接與之接觸，除非具體說明；在第一層與第一層上的第二層之間可有第三層或其它的結構。本文描述的器件或製品的實施例在生產使用或裝運中可處於很多位置和方向。相關領域的技術人員應當理解的是，根據上述示範可產生許多修改和變型。本領域技術人員將會認識到對於圖示的各種部件的各種等效組合和替代。因此，申請人不試圖通過本文的詳細說明來限制本發明的範圍，該範圍由附加的權利要求書予以規定。權利要求1.一種方法，包括如下步驟在襯底上形成第一擴散部；在所述襯底上形成與所述第一擴散部隔開距離的第二擴散部；在所述襯底上所述第一擴散部和所述第二擴散部之間形成絕緣隔離結構，所述絕緣隔離結構被自對準於所述第一擴散部和所述第二擴散部；以及在形成所述絕緣隔離結構之後，在所述第一擴散部上形成第一電晶體柵極即第一柵極，在所述第二擴散部上形成第二電晶體柵極即第二柵極，所述絕緣隔離結構限定所述第一柵極和所述第二柵極之間的間隔距離。2.根據權利要求1所述的方法，其中，形成所述絕緣隔離結構之步驟包括-*在所述第一擴散部和所述第二擴散部上澱積間隔層，所述間隔層限定所述第一擴散部和所述第二擴散部之間的溝槽；以及在所述溝槽中澱積絕緣材並+，以形成所述絕緣隔離結構。3.根據權利要求2所述的方法,還包括在形成所述絕緣隔離結構後去除所述間隔層的至少一部分。4.根據權利要求3所述的方法，.其中，去除所述間隔層至少一部分之步驟使得所述第一擴散部和所述第二擴散部的側壁露出，該方法還包括在所述擴散部和所述絕^彖隔離結構之間在所述第一擴散部和所述第二擴散部側壁上澱積柵極材料。5.根據權利要求4所述的方法，其中，所述第一柵極和所述第一擴散部是三柵電晶體的構成部分。6.根據權利要求3所述的方法，其中，去除所述間隔層至少一部分之步驟包括去除所述間隔層的一部分到與所述第一擴散部的頂面大致相等的高度。7.根據權利要求6所述的方法，其中，所述第一柵極和所述第一擴散部是平面型電晶體的構成部分。8.根據權利要求l所述的方法，其中，所述絕緣隔離結構包括氮化矽。9.根據權利要求l所述的方法，.其中，所述第一柵極具有頂面，所述絕緣隔離結構具有頂面，且所述第一柵極的頂面與所述絕緣隔離結構的頂面實質上共面。10.—種方法，包括如下步驟在村底上形成第一擴散部；在所述擴散部上形成第一間隔層；在所述襯底上所述第一擴散部的第一側形成第一絕緣隔離結構，所述絕緣隔離結構和所述第一擴散部之間的距離由所述第一間隔層的厚度限定；以及在所述第一擴散部上形成柵極，所述柵極具有其寬度由所述絕緣隔離結構和所述第一擴散部之間的距離限定的端蓋。11.根據權利要求IO所述的方法，還包括在所述襯底上與所述第一側相對的第一擴散部的第二側形成第二絕緣隔離結構；在所述第一擴散部的第一部分上形成第一間隔部，在所述第一擴散部的第二部分上形成第二間隔部，其中所述笫一部分和所述第二部分之間的所述第一擴散部的第三部分不^皮所述第一間隔部或所述第二間隔部覆蓋；以及在所述第一擴散部上至少部分由所述第一隔離結構、所述第二隔離結構和所述第一間隔部、所迷第二間隔部限定的空間內形成柵極。12.根據權利要求10所述的方法，其中，所述第一絕緣隔離結構和所述第二絕緣隔離結構之間的距離形成所述柵極的預定寬度。13.根據權利要求11所述的方法，其中，所述第一間隔部和所述第二間隔部之間的距離形成所迷柵才及的預定長度。14.根據權利要求IO所述的方法，其中，形成所述第一絕緣隔離結構之步驟包括在所述襯底上所述第一擴散部的第一側形成第二擴散部；在所述第一擴散部和所述第二擴散部上澱積第一間隔層；以及在所述第一擴散部上的所述第一間隔層和所述第二擴散部上的所述第一間隔層之間的溝槽中澱積絕緣材料，以形成所述第一絕緣隔離結構。15.—種器件，包括在襯底上的第一擴散部；在所述襯底上的第二擴散部；在所述第一擴散部上的第一柵g;在所述第二擴散部上的第二柵極；以及在所述第一柵極和所述第二柵極之間將所述第一柵極和所述第二柵極相互隔開的絕緣隔離結構，其中，所述第一柵極在所述第一擴散部和所述絕緣隔離結構之間具有端蓋，所述第二柵極在所述第二擴散部和所述絕緣隔離結構之間具有端蓋，所述第一端蓋和所述第二端蓋各具有與所要求的端蓋寬度大約相等的寬度。16.根據權利要求15所述的器件，在所述第一柵極兩側還包括間隔部，其中，所述擴散部包含單晶矽，所述間隔部包含碳摻雜的氮化矽，所述絕緣隔離結構包含氮化矽。17.根據權利要求15所述的器件，還包括在所述第一擴散部和所述絕緣隔離結構之間的第一間隔部，以及在所述第二擴散部和所述絕緣隔離結構之間的第二間隔部。全文摘要本發明的實施例涉及包括具有自對準柵極的電晶體的電路。可形成若干絕緣隔離結構，自對準於擴散部。然後，可形成自對準於該絕緣隔離結構的柵極。文檔編號H01L21/8234GK101283446SQ200680037422公開日2008年10月8日申請日期2006年7月27日優先權日2005年10月12日發明者P·常申請人:英特爾公司