存儲器裝置的製作方法

2024-01-19 05:30:15 7

本發明實施例一般來說涉及靜態隨機存取存儲器(sram)。

背景技術：

sram是通常用於需要高速數據存取的計算應用中的一種類型的半導體存儲器。舉例來說，高速緩衝存儲器應用使用sram來存儲頻繁存取的數據(例如，由中央處理單元存取的數據)。

sram的單元結構及架構實現高速數據存取。sram單元包含雙穩態觸發器結構及將電壓從位線傳遞到觸發器結構的電晶體。典型sram架構包含一或多個存儲器單元陣列及支持電路。每一sram陣列的存儲器單元布置成若干行及若干列。對行中的存儲器單元的存取由「字線」控制。數據在「位線」上傳送到存儲器單元中(寫入操作)及從存儲器單元傳送出來(讀取操作)。針對每一列存儲器單元存在至少一個位線。支持電路包含地址及驅動器電路以經由字線及位線存取sram單元中的每一者以進行各種sram操作。

技術實現要素：

本發明的一實施例為提供一種存儲器裝置，其包括：

存儲器陣列，其包括耦合到存儲器單元的多個位線；及

保持器電路，其包括：

多個開關，其分別耦合到所述多個位線；及

電流鏡電路，其經配置以將偏置電流鏡射到分別耦合到所述多個開關的多個電流鏡電晶體

附圖說明

當藉助附圖閱讀時，從以下詳細描述最佳地理解本發明實施例的各方面。應注意，根據工業中的標準實踐，各種構件未按比例繪製。實際上，為論述清晰起見，可任意地增加或減小各種構件的尺寸。

圖1描繪根據本發明的實施例的具有保持器電路的存儲器裝置。

圖2描繪根據本發明的實施例的具有保持器電路的sram裝置。

圖3描繪根據本發明的實施例的具有保持器電路的多埠sram裝置。

圖4描繪根據本發明的實施例的用於維持存儲器位線上的電壓電位的方法。

具體實施方式

以下揭示內容提供用於實施所提供標的物的不同構件的許多不同實施例或實例。下文描述組件及布置的特定實例以簡化本發明實施例。這些僅為實例且不打算具有限制性。另外，本發明實施例在各種實例中重複參考編號及/或字母。此重複是出於簡化及清晰目的，且除非另外指示，否則其自身並不指出所論述的各種實施例及/或配置之間的關係。

以下揭示內容描述sram的各方面。為了易於解釋，揭示特定sram電路元件及控制邏輯以促進不同實施例的描述。所屬領域的技術人員將理解，sram還包含其它電路元件及控制邏輯。這些其它電路元件及控制邏輯在本發明實施例的精神及範圍內。

圖1描繪根據本發明的實施例的具有保持器電路的存儲器裝置。存儲器裝置100包含存儲器陣列110及保持器電路120。出於解釋目的，存儲器陣列110由存儲器單元1120到112n表示。存儲器單元1120到112n分別連接到位線1140到114n。在圖1中，出於簡化及解釋目的，針對存儲器陣列110僅展示存儲器單元的一行。而且，存儲器陣列110具有『n』列。所屬領域的技術人員將認識到，存儲器陣列110中的存儲器單元1120到112n布置成若干行及若干列，且存儲器陣列110可具有多於一個行及多於或少於『n』列。

保持器電路120維持位線1140到114n上的預充電電壓(例如，邏輯高電壓處或附近的電壓)。特定來說，如果位線1140到114n應該充電到邏輯高電壓，那麼保持器電路120經設計以幫助使所述位線「保持」充電到邏輯高電壓處或附近(例如，1.2v、1.8v、2.4v、3.3v或5v的電力供應電壓處或附近)的電壓。保持器電路120足夠強以抵抗原本將致使位線錯誤地放電的洩漏及噪聲。相反地，如果位線1140到114n被設定為邏輯低電壓處或附近(例如，接地或0v處或附近)的電壓，那麼保持器電路120經設計為足夠弱以允許在位線1140到114n應該放電到邏輯低電壓時，所述位線放電。保持器電路120耦合到存儲器陣列110中的多個位線。在一實施例中，保持器電路120可耦合到2、4、8、16、32或更多個位線。而且，在一實施例中，保持器電路120可耦合到1、3、5、7、9或更多個位線。

保持器電路120包含開關1220到122n、偏置電流產生器125及電流鏡電晶體1280到128n。在一實施例中，開關1220到122n分別耦合到存儲器陣列110中的位線1140到114n。在一實施例中，電流鏡電晶體1280到128n分別耦合到開關1220到122n。

開關1220到122n中的每一者包含反相器123及傳遞裝置124。在一實施例中，傳遞裝置124為p通道金屬氧化物半導體場效應電晶體(「pmos電晶體」)。當位線1140到114n被設定為邏輯低電壓時，反相器1230到123n輸出邏輯高電壓。反相器的輸出連接到傳遞裝置1240到124n的控制端子(例如，pmos電晶體1240到124n的柵極端子)。在邏輯高電壓被施加到傳遞裝置1240到124n的控制端子的情況下，所述傳遞裝置不將電流鏡電晶體1280到128n分別電連接到位線1140到114n。

當位線1140到114n被預充電到邏輯高電壓時，開關1220到122n將電流鏡電晶體1280到128n分別電連接到位線1140到114n。反相器1230到123n將邏輯低電壓輸出到傳遞裝置1240到124n的控制端子(例如，pmos電晶體1240到124n的柵極端子)。因此，傳遞裝置1240到124n將電流從電流鏡電晶體1280到128n分別傳遞到位線1140到114n。從電流鏡電晶體1280到128n分別到位線1140到114n的電流使位線1140到114n維持或「保持」充電到邏輯高電壓處或附近的電壓。來自電流鏡電晶體1280到128n的電流還稱為「保持器電流」。

保持器電流基於由偏置電流產生器125產生的電流。偏置電流產生器125包含n通道mosfet127(「nmos電晶體127」)及負載裝置126。在一實施例中，nmos電晶體127是長通道電晶體。根據一實施例，長通道nmos電晶體127的柵極長度可介於20nm與30nm之間。長通道電晶體是具有足夠長的寬度及長度尺寸使得可忽略來自電晶體的通道的邊緣效應的裝置。長通道裝置是此項技術中眾所周知的。在一實施例中，負載裝置126是有源裝置，例如二極體連接的pmos電晶體。圖1中展示二極體連接的pmos電晶體126，其中柵極連接到電晶體的漏極。

根據一實施例，電力供應電壓(例如，1.2v、1.8v、2.4v、3.3v或5v)連接到pmos電晶體126的源極端子且連接到長通道nmos電晶體127的柵極端子。基於這些所施加電壓以及pmos電晶體126及nmos電晶體127的物理尺寸(例如，電晶體的柵極寬度及柵極長度)，由偏置電流產生器125產生電流。由偏置電流產生器125產生的電流還稱為「偏置電流」。

根據一實施例，偏置電流由電晶體1280到128n中的每一者按一比率值鏡射。在一實施例中，所述比率取決於pmos電晶體126(「pmos_126」)的柵極尺寸及電流鏡電晶體128(「cmt_128」)的柵極尺寸：比率值＝[(w/l)pmos_126]:[(w/l)cmt_128]。所述比率可為1:1、2:1、4:1、8:1等。特定來說，在一實施例中，電流鏡電晶體128的柵極寬度經定大小為等於或小於pmos電晶體126的柵極寬度以實現所要比率。舉例來說，如果偏置電流產生器125產生80μa的偏置電流且所要保持器電流為10μa，那麼電流鏡電晶體128的柵極寬度可經定大小為pmos電晶體126的柵極寬度的1/8以實現所要保持器電流。

以上保持器電路實施例的優點是長通道nmos電晶體127的柵極長度不需要為顯著大小(例如，90nm)，使得不需要布局中的「禁用(keep-out)」區域。所屬領域的技術人員將認識到，當將電晶體設計為具有長於特定長度的柵極結構時，存在布局約束。這些布局約束通常基於技術節點或用於製作電晶體的工藝技術。這些約束包含其中其它裝置結構不可放在距長通道裝置的預定距離內的禁用區域。長通道裝置及其相關聯禁用區域可耗用顯著量的區域。在以上保持器電路實施例中，所要保持器電流可通過以下操作由電流鏡電晶體1280到128n經由相應開關1220到122n傳遞到位線1140到114n：(i)減小長通道nmos電晶體127的柵極長度以避免布局中的禁用區域；及(ii)將pmos電晶體126及電流鏡電晶體1280到128n適當地定大小以實現所要保持器電路。

以上保持器電路實施例的另一優點是大小。如上文所描述，一個偏置電流產生器125由多個電流鏡電晶體1280到128n及開關1220到122n共享以將保持器電流提供到多個位線1140到114n。這與針對每一位線需要一偏置電流產生器的其它保持器電路設計形成對比；因此，這些設計的布局針對每一位線需要長通道裝置。針對每一位線的長通道裝置耗用顯著量的區域。本發明的實施例通過針對多個位線共享一個長通道裝置而耗用較少區域。

以上保持器電路實施例的其它優點包含(i)sram單元與保持器電路120之間的經改進電流跟蹤及(ii)用於sram操作的經改進vccmin。下文關於圖2及3更詳細地描述這些優點。

圖2描繪根據本發明的實施例的具有保持器電路120的sram裝置200。sram裝置200包含存儲器陣列210及保持器電路120。保持器電路120以與上文關於圖1所描述相同的方式操作。

在圖2中，出於簡化及解釋目的，針對存儲器陣列210僅展示sram存儲器單元2120到212n的一行。而且，存儲器陣列210具有『n』列。如所屬領域的技術人員將理解，存儲器陣列210中的sram單元2120到212n布置成若干行及若干列，且存儲器陣列210可具有多於一個行及多於或少於『n』列。

在一實施例中，sram單元2120到212n中的每一者具有「6t」電路拓撲。每一sram單元212包含由電晶體222、224、226及228構成的雙穩態觸發器結構以及傳遞電晶體218及220(還分別稱為「讀出埠218」及「讀出埠220」)。傳遞電晶體218及220由施加到字線240的電壓控制；此電壓由字線驅動器提供，圖2中為了簡化而未展示字線驅動器。傳遞電晶體218及傳遞電晶體220將sram的雙穩態觸發器結構分別電連接到位線bl216且電連接到位線blb214(還稱為「位線216」及「位線214」)。符號「bl」是指位線，且符號「blb」是指「bl」的補充部分；位線對bl/blb概念是此項技術中眾所周知的。所屬領域的技術人員將認識到，其它sram電路拓撲(例如，「8t」、「10t」、「12t」及「14t」電路拓撲)可藉助本發明的實施例實施。

在一實施例中，保持器電路120維持位線2140到214n上的預充電電壓(例如，邏輯高電壓處或附近的電壓)。舉例來說，如果位線2140到214n被預充電到邏輯高電壓處或附近的電壓，那麼保持器電路120將保持器電流(例如，10μa)傳遞到所述位線以維持所述電壓。

保持器電路120補償存在於sram單元212中的洩漏電流。舉例來說，在位線214上具有邏輯高電壓處或附近的經預充電電壓時，貫穿傳遞電晶體220及sram的雙穩態觸發器結構中的電晶體228存在到接地的「洩漏」路徑。來自此洩漏路徑的洩漏電流可將位線214上的經預充電電壓放電。來自保持器電路120的保持器電流足夠強以補償此洩漏電流(例如，保持器電流大於洩漏電流)且維持位線214上的電壓。相反，保持器電流還足夠小，使得在位線214應該放電到邏輯低電壓處或附近的電壓時，選定sram單元212可將所述位線放電。舉例來說，保持器電流可大於洩漏電流但小於預定電流，使得選定sram單元212可將位線214放電。

sram裝置200中的保持器電路120具有許多優點。除上文關於圖1所描述的長通道nmos電晶體127的柵極長度優點及針對多個位線一個偏置電流產生器125優點外，sram裝置200中的保持器電路120還提供(i)sram單元與保持器電路120之間的經改進電流跟蹤及(ii)用於sram操作的經改進vccmin。

由於長通道nmos電晶體127與sram單元212中的傳遞裝置220為相同裝置類型，因此可實現sram單元212與保持器電路120之間的電流跟蹤的改進。如所屬領域的技術人員將理解，工藝變化(例如，電晶體的長度、寬度及氧化物厚度的變化)可產生具有不同裝置特性的不同類型的電晶體。如果電晶體為相同類型，那麼可減輕電路上的不同裝置特性的效應，這是因為特定類型的裝置的變化可能發生於具有相同裝置類型的其它裝置中。

舉例來說，如果保持器電路的偏置電流產生器實施長通道pmos電晶體而不是如同圖1及2的長通道nmos電晶體來產生偏置電流，那麼在保持器電路與sram單元中的傳遞裝置之間可發生性能不匹配。sram單元中的傳遞裝置是nmos電晶體，例如，圖2的sram單元212中的傳遞裝置218及220。並且，由於工藝變化，長通道pmos電晶體可具有「強」裝置特性(例如，柵極寬度被製作為寬於目標寬度及/或柵極長度被製作為短於目標長度)，而nmos傳遞電晶體可具有「弱」裝置特性(例如，柵極寬度被製作為短於目標寬度及/或柵極長度被製作為長於目標長度)。在此不匹配情境中，保持器電路可產生偏置電流(其作為保持器電流鏡射到位線上)，所述偏置電流太強而不能在位線應該放電到邏輯低電壓處或附近的電壓(例如，接地或0v)時將所述位線放電。此不能夠將位線放電到邏輯低電壓處或附近的電壓進一步被弱nmos傳遞電晶體加劇，所述弱nmos傳遞電晶體可經由sram的雙穩態觸發器結構中的電晶體(例如，圖2的sram單元212中的電晶體228)提供到接地的高電阻路徑。

相反地，由於工藝變化，長通道pmos電晶體可具有「弱」裝置特性，而nmos傳遞電晶體可具有「強」裝置特性。在此不匹配情境中，保持器電路可產生偏置電流(其作為保持器電流鏡射到位線上)，所述偏置電流太弱而不能在位線應該在邏輯高電壓(例如，1.2v、1.8v、2.4v、3.3v或5v的電力供應電壓處或附近的電壓)處或附近時維持所述位線上的邏輯高電壓。此不能夠維持位線上的電壓進一步被強nmos傳遞電晶體加劇，所述強nmos傳遞電晶體可經由sram的雙穩態觸發器結構中的電晶體(例如，圖2的sram單元212中的電晶體228)提供到接地的低電阻路徑。

以上不匹配的效應由本發明實施例的保持器電路實施例解決。特定來說，圖2的保持器電路120中的偏置電流產生器125包含長通道nmos電晶體127來產生偏置電流。如上文所論述，長通道nmos電晶體127的柵極長度不需要為顯著大小。因此，長通道nmos電晶體127的柵極寬度及柵極長度尺寸可經定大小為較接近於其它nmos電晶體(例如，圖2的sram單元212中的傳遞裝置218及220)。sram單元212中的傳遞裝置218及220也是n通道mos電晶體。由於長通道nmos電晶體127、傳遞裝置218及傳遞裝置220為相同類型的mos電晶體，因此這些裝置當中的工藝變化通常針對這些裝置類似。電晶體的所得裝置特性(例如，電特性)也通常類似。

舉例來說，弱長通道nmos電晶體127將通常具有與弱nmos傳遞電晶體220類似的裝置特性。在這些電晶體的弱裝置特性的情況下，保持器電路產生作為保持器電流鏡射到位線上的弱偏置電流。同時，弱nmos傳遞電晶體220經由sram的雙穩態觸發器結構中的電晶體(例如，圖2的sram單元212中的電晶體228)提供到接地的高電阻路徑。儘管保持器電路為「弱」，但nmos傳遞電晶體的電阻是高的，使得在位線應該處於邏輯高電壓處或附近的電壓時，來自sram單元的洩漏電流不將所述位線放電。

相反地，強長通道nmos電晶體127將通常具有與強nmos傳遞電晶體220類似的裝置特性。在這些電晶體的強裝置特性的情況下，保持器電路產生作為保持器電流鏡射到位線上的強偏置電流。同時，強nmos傳遞電晶體220經由sram的雙穩態觸發器結構中的電晶體(例如，圖2的sram單元212中的電晶體228)提供到接地的低電阻路徑。儘管保持器電路為「強」，但nmos傳遞電晶體的電阻是低的，使得在位線應該處於邏輯低電壓處或附近的電壓時，來自sram單元的洩漏電流將所述位線放電。

通過使用相同類型的電晶體(即，用於電流偏置產生器中的長通道裝置及sram單元中的傳遞裝置的nmos電晶體)，這些電晶體的裝置特性可隨工藝變化而彼此跟蹤。而且，如所屬領域的技術人員將理解，電晶體的裝置特性(例如，電特性)還跨越變化的溫度及供應電壓而彼此跟蹤。

藉助保持器電路實施例的以上裝置跟蹤特性，可實現較低vccmin以進行sram操作。如所屬領域的技術人員將理解，vccmin是指sram裝置執行讀取及寫入操作所需的最小電力供應電壓。在高電力供應vcc電壓下，sram單元操作容限是大的，因此導致可靠讀取及寫入操作。然而，在低電力供應vcc電壓下，sram單元噪聲容限減少。此噪聲容限減少加上工藝變化可顯著限制sram單元可操作的最小電力供應vcc電壓(或vccmin)。

本發明實施例的保持器電路實施例可減輕工藝變化對vccmin的影響。舉例來說，如上文所論述，圖2的長通道nmos電晶體127、傳遞裝置218及傳遞裝置220通常跨越工藝變化具有類似裝置特性，這是因為其為相同裝置類型，即，nmos電晶體。舉例來說，強長通道nmos電晶體127通常具有與強nmos傳遞電晶體220類似的裝置特性。在這些電晶體的強裝置特性的情況下，保持器電路產生作為保持器電流鏡射到位線上的強偏置電流。

同時，強nmos傳遞電晶體220經由sram的雙穩態觸發器結構中的電晶體(例如，圖2的sram單元212中的電晶體228)提供到接地的低電阻路徑。儘管保持器電路為「強」，但nmos傳遞電晶體的電阻是低的，使得在位線應該處於邏輯低電壓時，來自sram單元的洩漏電流將所述位線放電。因此，針對位線上的感測操作，由於強長通道nmos電晶體127與強nmos傳遞電晶體220彼此跟蹤(例如，跟蹤彼此的電特性)，因為位線電壓處於既定邏輯低電壓處或附近，所以sram單元的vccmin被最小化。

圖3描繪根據本發明的實施例的具有保持器電路120的多埠sram裝置300。sram裝置300包含存儲器陣列310及保持器電路120。保持器電路120以與上文關於圖1所描述相同的方式操作。

在圖3中，出於簡化及解釋目的，針對存儲器陣列310僅展示sram存儲器單元3120到312n的一行。而且，存儲器陣列310具有『n』列。如所屬領域的技術人員將理解，存儲器陣列310中的sram單元3120到312n布置成若干行及若干列，且存儲器陣列310可具有多於一個行及多於或少於『n』列。

在一實施例中，sram單元3120到312n中的每一者具有「8t」(2埠)電路拓撲。每一sram單元312包含由電晶體322、324、326及328構成的雙穩態觸發器結構以及傳遞電晶體318及320。傳遞電晶體318及320由施加到字線340的電壓控制；此電壓由字線驅動器提供，圖3中為了簡化而未展示字線驅動器。傳遞電晶體318及320將sram的雙穩態觸發器結構電連接到位線bl316且電連接到位線blb314(還分別稱為「位線316」及「位線314」)。

sram單元3120到312n中的每一者還包含額外讀出埠。此額外讀出埠包含電晶體330及332。電晶體330由sram單元的內部節點處的電壓(即，電晶體326與328之間的內部節點處的電壓)控制。電晶體332由讀取字線350控制；此電壓由讀取字線驅動器提供，圖3中為了簡化而未展示讀取字線驅動器。電晶體332還稱為「讀出電晶體332」或「讀出埠332」。讀出電晶體332連接到讀取位線rbl334(還稱為「讀取位線334」)。如果sram的雙穩態觸發器結構的內部電壓處於邏輯高電壓(即，電晶體326與328之間的內部節點處的電壓)處或附近，那麼電晶體330將接地或0v傳遞到讀出電晶體332。並且，如果將讀取字線線電壓施加到電晶體332，那麼接地或0v被傳遞到讀取位線rbl334。所屬領域的技術人員將認識到，其它sram電路拓撲可藉助本發明的實施例實施。

在一實施例中，保持器電路120維持讀取位線3340到334n上的預充電電壓(例如，邏輯高電壓)。舉例來說，如果讀取位線3340到334n被預充電到邏輯高電壓處或附近的電壓，那麼保持器電路120將保持器電流(例如，10μa)傳遞到讀取位線以維持邏輯高電壓。

保持器電路120補償存在於sram單元312中的洩漏電流。舉例來說，在讀取位線334上具有邏輯高電壓處或附近的經預充電電壓的情況下，貫穿sram的額外讀出埠中的電晶體330及讀出電晶體332存在到接地的「洩漏」路徑。來自此洩漏路徑的洩漏電流可將讀取位線334上的經預充電電壓放電。來自保持器電路120的保持器電流足夠強以補償此洩漏電流(例如，保持器電流大於洩漏電流)且維持讀取位線334上的電壓。相反地，保持器電流還足夠弱以在讀取位線334應該放電到邏輯低電壓處或附近的電壓時將所述位線放電。舉例來說，保持器電流可大於洩漏電流但小於預定電流，使得選定sram單元312可將位線334放電。

sram裝置300中的保持器電路120具有許多優點。除上文關於圖1所描述的長通道nmos電晶體127的柵極長度優點及一個偏置電流產生器125用於多個位線優點外，sram裝置300中的保持器電路120還提供(i)sram單元的額外讀出埠與保持器電路120之間的經改進電流跟蹤及(ii)用於sram操作的經改進vccmin。

由於長通道nmos電晶體127與sram單元312中的nmos讀出電晶體332為相同裝置類型，因此可實現sram單元312與保持器電路120之間的電流跟蹤的改進。特定來說，圖3的保持器電路120中的偏置電流產生器125包含長通道nmos電晶體127以產生偏置電流。圖3的sram單元312中的讀出電晶體332也是n通道mos電晶體。

由於長通道nmos電晶體127與nmos讀出電晶體332為相同類型的mos電晶體，因此這些裝置當中的工藝變化針對所述裝置通常類似。舉例來說，弱長通道nmos電晶體127通常具有與弱nmos讀出電晶體332類似的裝置特性，例如，nmos電晶體的柵極寬度被製作為短於目標寬度及/或nmos電晶體的柵極長度被製作為長於目標長度。在這些電晶體的弱裝置特性的情況下，保持器電路產生弱偏置電流，所述弱偏置電流作為保持器電流鏡射到位線上。同時，弱nmos讀出電晶體332經由sram312中的電晶體330提供到接地的高電阻路徑。儘管保持器電路為「弱」，但讀出電晶體的電阻是高的，使得在讀取位線應該處於邏輯高電壓處或附近的電壓時，洩漏電流不將所述讀取位線放電。

相反地，強長通道nmos電晶體127通常具有與強nmos讀出電晶體332類似的裝置特性，例如，nmos電晶體的柵極寬度被製作為寬於目標寬度及/或nmos電晶體的柵極長度被製作為短於目標長度。在這些電晶體的強裝置特性的情況下，保持器電路產生強偏置電流，所述強偏置電流作為保持器電流鏡射到位線上。同時，強nmos讀出電晶體332經由sram312中的電晶體330提供到接地的低電阻路徑。儘管保持器電路為「強」，但讀出電晶體的電阻是低的，使得在讀取位線應該處於邏輯低電壓處或附近時，洩漏電流將所述讀取位線放電。

通過使用相同類型的電晶體(即，用於電流偏置產生器中的長通道裝置及sram單元中的讀出電晶體的nmos電晶體)，這些電晶體的裝置特性隨工藝變化而彼此跟蹤。而且，如所屬領域的技術人員將理解，電晶體的裝置特性還跨越變化的溫度及供應電壓而彼此跟蹤。

本發明實施例的保持器電路實施例可減輕工藝變化對vccmin的影響。舉例來說，如上文所論述，長通道nmos電晶體127與nmos讀出電晶體332通常跨越工藝變化具有類似裝置特性，這是因為其為相同裝置類型，即，nmos電晶體。舉例來說，強長通道nmos電晶體127通常具有與強nmos讀出電晶體332類似的裝置特性。在這些電晶體的強裝置特性的情況下，保持器電路產生強偏置電流，所述強偏置電流作為保持器電流鏡射到位線上。

同時，強nmos讀出電晶體332經由sram312中的電晶體330提供到接地的低電阻路徑。儘管保持器電路為「強」，但讀出電晶體的電阻是低的，使得在讀取位線應該處於邏輯低電壓處或附近時，所述讀取位線放電。因此，針對讀取位線上的感測操作，sram單元的vccmin被最小化，這是因為讀取位線電壓由於強nmos讀出電晶體332而處於既定邏輯低電壓處或附近。

圖4描繪根據本發明的實施例的用於維持存儲器位線上的電壓的方法400。在一實施例中，圖2及3中的sram裝置200及300中的每一者可分別執行方法400的操作。

在操作410中，將偏置電流鏡射到多個電流鏡電晶體以產生保持器電流。在一實施例中，使用長通道、n類型金屬氧化物半導體場效應電晶體連接到二極體連接的p通道金屬氧化物半導體場效應電晶體(例如，圖1到3的偏置電流產生器125中的長通道nmos電晶體127及pmos電晶體126)來產生偏置電流。根據一實施例，保持器電路基於二極體連接的p通道金屬氧化物半導體場效應電晶體的大小與多個電流鏡電晶體中的每一者的大小的比率。

在操作420中，將保持器電流從多個電流鏡電晶體傳遞到相應多個開關。在一實施例中，當傳遞保持器電流時，存儲器單元的讀出埠的一或多個裝置特性被跟蹤。

在操作430中，當相應多個存儲器位線在特定電壓範圍內時，將保持器電流從多個開關傳遞到所述多個位線。在一實施例中，所述特定電壓範圍是包含邏輯高電壓(例如，1.2v、1.8v、2.4v、3.3v或5v的電力供應電壓)的電壓範圍。

基於以上描述，本發明的實施例可描述為存儲器裝置、保持器電路及方法。

所述存儲器裝置的一實施例包含存儲器陣列及保持器電路。所述存儲器陣列包含耦合到存儲器單元的多個位線。所述保持器電路包含多個開關及一電流鏡電路。所述多個開關分別耦合到所述多個位線。所述電流鏡電路經配置以將偏置電流鏡射到分別耦合到所述多個開關的多個電流鏡電晶體。

所述保持器電路的一實施例包含多個開關及一電流鏡電路。所述多個開關包含反相器及傳遞電晶體。所述電流鏡電路經配置以將偏置電流鏡射到分別耦合到所述多個開關的多個電流鏡電晶體。

所述方法的一實施例包含三個操作。首先，將偏置電壓施加到多個電流鏡電晶體以產生從偏置產生器鏡射的保持器電流。第二，將所述保持器電流從所述多個電流鏡電晶體傳遞到相應多個開關。第三，將所述保持器電流從所述多個開關傳遞到相應多個存儲器位線。

前述揭示內容概述數個實施例的構件，使得所屬領域的技術人員可更好地理解本發明實施例的各方面。所屬領域的技術人員應了解，其可容易地使用本發明實施例作為用於設計或修改其它工藝及結構以執行與本文中所引入的實施例相同的目的及/或實現與本文中所引入的實施例相同的優點的基礎。所屬領域的技術人員還應認識到，此類等效構造不背離本發明實施例的精神及範圍，且其可在不背離本發明實施例的精神及範圍的情況下在本文中做出各種改變、替代及更改。