一種應用於FlashEEPROM的動態參考源電路的製作方法

2023-05-30 14:34:26

專利名稱：一種應用於Flash EEPROM的動態參考源電路的製作方法
技術領域：
本發明涉及一種Flash EEPROM存儲晶片電路，尤其涉及一種FlashEEPROM的動態參考源電路。
背景技術：
隨著半導體製造工藝和集成電路設計的發展，設計中人們把包括處理器、 存儲器、模擬電路、接口邏輯、甚至射頻電路都集成到一個晶片上，稱為系統級晶片 (System-on-Chip，簡稱「SoC」)。隨著晶片設計中的數據吞吐量不斷上升以及系統低功耗要求，系統級晶片設計對存儲器的需求越來越大。據預測，到2010年約90%的矽片面積將被具有不同功能的存儲器所佔據，嵌入式存儲器將成為支配整個系統的決定性因素。Flash EEPROM以其掉電不丟失數據的良好特性而成為嵌入式存儲器中不可或缺的重要組成部分， 它在改善系統性能、提高晶片可靠性、降低成本與功耗等方面都起到了積極的作用。隨著工藝水平的不斷提高，Flash EEPROM性能越來越成為系統級晶片的關鍵指標，其中數據吞吐量不斷上升，對Flash EEPROM的讀出性能提出了越來越高的要求， Flash EEPROM的讀出性能很大程度上由讀出電路中參考源的精確性和穩定性來決定。與通常的Flash EEPROM電路中採用的靜態參考源相比，動態參考源能有效地跟蹤存儲陣列內存儲單元的閾值漂移，保證在晶片使用過程中，感知窗(sensing window)不隨數據保持 (dataretention)及編程/擦除次數(P/E cycling)而發生顯著變化，因此設計一個穩定可靠的動態參考源電路具有十分積極的意義。

發明內容
本發明目的是提供一種應用於Flash EEPROM的動態參考源電路，通過在存儲陣列(memory array)中設置一組參考單元，使得在存儲晶片應用過程中，感知窗(sensing window)不隨數據保持(data retention)及編程/擦除次數(P/E cycling)而發生顯著變化，有效提高晶片性能的穩定性和可靠性。一種應用於Flash EEPROM的動態參考源電路，包含參考單元和參考單元解碼電路。參考單元與普通單元共存於存儲陣列中。參考單元均勻分布於存儲陣列中，每條字線上每個操作單元有唯一的參考單元與之對應。參考單元解碼電路根據晶片提供的操作地址，解碼選中正確的參考單元。參考單元解碼電路可復用存儲陣列的字選擇解碼電路，實現在選擇操作單元同時完成對參考單元的選擇。為保證參考單元與正常存儲單元有相同的位線負載，參考單元解碼電路增設一級冗餘解碼器。Flash EEPROM讀操作時，將所要讀取的位單元(bitcell)和參考單元(reference cell)同時選中，通過與其相連的位線(bitline)以及參考位線(refbitline)將兩種單元的導通電流傳遞到電流比較電路的輸入端，通過比較位單元以及參考單元的導通電流，判斷位單元內存儲的數據。
Flash EEPROM進行編程操作(Erase/write)時，與待編程單元對應的參考單元同步進行刷新操作，參考單元與存儲陣列中的存儲單元周圍環境溫度及應力分布具有高度一致性，且參考單元與陣列單元同步刷新，則參考單元能夠很好地跟蹤陣列單元由於數據擦寫或數據保持導致的閾值電壓漂移。通過上述採用在Flash EEPROM存儲陣列中設置動態參考源設計方式，使得其在讀操作和編程操作時動態參考源能有效地跟蹤存儲陣列內存儲單元的閾值漂移，保證在晶片使用過程中，感知窗不隨數據保持和編程/擦寫而發生較大的變化，有效地提高了晶片性能的穩定性、可靠性。


圖IFlash EEPROM存儲陣列及參考源電路結構2Flash EEPROM參考源陣列解碼電路結構3 —種應用於Flash EEPROM的動態參考源電路結構圖
具體實施例方式下面根據本發明所提供的附圖對發明內容進行詳細的描述。圖1是Flash EEPROM 存儲陣列及參考源的電路結構，其具體的工作實施過程為WL是信號使能，根據地址解碼結果，被選中的操作單元的塊選擇信號BS被置為高電平，存儲單元的電流將能通過位線流入靈敏放大器。相同的塊選擇信號BS也會將對應的參考單元打開，參考單元電流也將經由參考位線送入靈敏放大器進行比較。每一個操作塊都由唯一的塊選擇信號控制，該信號同時控制對應的參考單元的開啟，因此可以保證該參考單元與對應的操作塊始終保持同步。圖2為Flash EEPROM參考源存儲陣列解碼電路，其具體的工作實施過程為對陣列單元而言，塊選擇信號BS和列選擇解碼器將正確的位線(BL)與靈敏位線 (sabl)相連，其中靈敏位線(sabl)將送入靈敏放大器作為存儲單元的電流輸入端。對於參考單元而言，塊選擇信號選中正確的參考位線(refBL)與靈敏參考位線 (saref)相連，作為靈敏放大器的輸入比較端，同時為了使兩個輸入端的寄生負載接近，增加了一級冗餘解碼器。圖3為應用於Flash EEPROM的動態參考源電路完整的結構圖，其中標註部分為本發明完整的實施應用例。
權利要求
1.一種應用於Flash EEPROM的動態參考源電路，其特徵在於包含參考單元和參考單元解碼電路。
2.如權利要求1所述的一種應用於FlashEEPROM的動態參考源電路，其特徵在於所述參考單元均勻分布於存儲陣列中。
3.如權利要求1或2所述的一種應用於FlashEEPROM的動態參考源電路，其特徵在於在每條字線上，所述每個參考單元與每個操作單元唯一對應。
4.如權利要求1所述的一種應用於FlashEEPROM的動態參考源電路，其特徵在於所述參考單元解碼電路可復用存儲陣列的字選擇解碼電路，實現在選擇操作單元同時完成對參考單元的選擇。
5.如權利要求1或4所述的一種應用於FlashEEPROM的動態參考源電路，其特徵在於所述參考單元解碼電路增設一級冗餘解碼器。
全文摘要
本發明提供一種應用於Flash EEPROM的動態參考源電路。採用在存儲陣列中設置一組參考單元的實現方式，使得在存儲晶片應用過程中，感知窗不隨數據保持及編程/擦除次數而發生顯著變化。動態參考源電路包含參考單元陣列和參考單元解碼電路。參考單元與普通單元共存於存儲陣列中。參考單元解碼電路根據晶片操作單元提供的操作地址，解碼選中正確的操作單元。上述Flash EEPROM的動態參考源電路能有效地跟蹤存儲陣列內存儲單元的閾值漂移，提高晶片性能的穩定性和可靠性。
文檔編號G11C16/06GK102456405SQ20101052881
公開日2012年5月16日 申請日期2010年11月2日 優先權日2010年11月2日
發明者傅志軍, 劉晶, 夏天, 顧明 申請人:上海華虹集成電路有限責任公司